MOSFET及其制造方法與流程

本發明涉及半導體集成電路制造領域，特別是涉及一種MOSFET；本發明還涉及一種MOSFET的制造方法。

背景技術：

目前半導體制造技術中常用MOS器件，如圖1所示，是現有MOSFET的示意圖，以N型器件為例，現有MOSFET包括：

P型的阱區101，形成于半導體襯底的表面區域。

在所述阱區101表面上依次形成有柵介質層如柵氧化層102和多晶硅柵103。

在所述多晶硅柵103的兩個側面形成有側墻105。

在所述多晶硅柵103的兩側的所述阱區101中形成有輕摻雜的輕摻雜漏區104和重摻雜的源漏注入區106。其中，所述輕摻雜漏區104和所述多晶硅柵103的側面自對準，所述源漏注入區106和所述多晶硅柵103兩側的所述側墻105的側面自對準。由所述多晶硅柵103一側的所述輕摻雜漏區104和所述源漏注入區106疊加形成源區，由所述多晶硅柵103另一側的所述輕摻雜漏區104和所述源漏注入區106疊加形成漏區。

由圖1所述可知，現有MOSFET的所述源區和所述漏區完全對稱，性能上包括擊穿電壓，寄生電阻，電容也完全一致。

對于現有結構，如果需要提高器件的擊穿電壓需要增加源漏區雜質濃度分布，需要增加源漏區結深。而為了避免源漏穿通，源漏區的結深增加會引起器件溝道長度增加，所以現有結構在提高器件的擊穿電壓和降低器件的尺寸之間存在矛盾。對于功率相關的應用需要將器件排列成陣列結構，單個器件的尺寸增大對于整個芯片的面積影響非常大。

同時，現有技術中，還需要增加器件的柵氧化層102的厚度來減少源漏結與多晶硅柵103交界區域的柵感應漏電電流(GIDL)，GIDL是由柵極與漏極間電場引起的漏電即。而柵氧化層102加厚會導致器件驅動電流能力下降；所以現有結構在降低GIDL和提高器件的驅動電流之間存在矛盾。

技術實現要素：

本發明所要解決的技術問題是提供一種MOSFET，能提高器件的擊穿電壓同時降低器件尺寸，能減小GIDL效應同時提高器件的電流驅動能力。

為解決上述技術問題，本發明提供的MOSFET包括：

第二導電類型的阱區，形成于半導體襯底的表面區域。

在所述阱區表面上依次形成有柵介質層和多晶硅柵。

在所述阱區表面內分別形成有第一導電類型摻雜的源區和第一導電類型摻雜的漏區。

所述漏區和所述多晶硅柵的第一側自對準，所述源區和所述多晶硅柵的第二側自對準。

所述源區和所述漏區具有非對稱的結構：所述漏區的橫向結深大于所述源區的橫向結深，所述漏區的縱向結深大于所述源區的縱向結深；通過增加所述漏區的橫向結深和縱向結深來提高器件的擊穿電壓，通過減少所述源區的橫向結深和縱向結深來減少器件的橫向尺寸。

所述柵介質層具有非對稱的結構：所述柵介質層包括橫向連接的第一柵介質段和第二柵介質段；所述第一柵介質段的厚度大于所述第二柵介質段的厚度；在橫向上所述漏區從所述多晶硅柵的第一側橫向延伸到所述多晶硅柵的底部并形成所述漏區和所述多晶硅柵的交疊區，所述第一柵介質段位于所述漏區和所述多晶硅柵的交疊區內；通過增加所述第一柵介質段的厚度減少器件的GIDL效應，通過減少所述第二柵介質段的厚度增加器件的驅動電流。

進一步的改進是，所述半導體襯底為硅襯底。

進一步的改進是，所述源區由第一導電類型重摻雜的源漏注入區組成，所述漏區由第一導電類型重摻雜的源漏注入區和第一導電類型輕摻雜的輕摻雜漏區疊加形成，所述源區的源漏注入區和所述漏區的源漏注入區工藝相同，通過所述輕摻雜漏區調節所述漏區的結深。

進一步的改進是，所述柵介質層為柵氧化層。

進一步的改進是，所述第二柵介質段為熱氧化層或淀積氧化層，所述第一柵介質段在所述第二柵介質段上疊加了局部氧化層。

進一步的改進是，在所述多晶硅柵的側面形成有側墻。

進一步的改進是，MOSFET為N型器件，第一導電類型為N型；第二導電類型為P型；或者，所述MOSFET為P型器件，第一導電類型為P型；第二導電類型為N型。

為解決上述技術問題，本發明提供的MOSFET的制造方法包括如下步驟：

步驟一、提供一半導體襯底，進行第二導電類型的阱注入在所述半導體襯底的表面區域形成阱區。

步驟二、采用熱氧化或化學氣相淀積工藝在所述半導體襯底表面形成第一氧化層。

步驟三、采用化學氣相沉積工藝以及光刻工藝在所述第一氧化層表面形成多晶硅柵；所述多晶硅柵通過所述第一氧化層覆蓋在所述阱區表面。

步驟四、采用化學氣相淀積工藝形成第一介質層，所述第一介質層為氮化硅或氮氧化硅。

步驟五、采用光刻加刻蝕工藝去除漏區形成區域的所述第一介質層，源區形成區域的所述第一介質層保留，所述漏區形成區域位于所述多晶硅柵的第一側外部，所述源區形成區域位于所述多晶硅柵的第二側外部，所保留的所述第一介質層還從所述源區形成區域延伸到所述多晶硅柵的頂部，所述第一介質層被去除的區域還從所述漏區形成區域延伸到所述多晶硅柵的頂部。

步驟六、利用所述第一介質層和其頂部的光刻膠為掩模，進行第一導電類型輕摻雜離子注入形成輕摻雜漏區，所述輕摻雜漏區和所述多晶硅柵的第一側自對準；通過所述輕摻雜漏區的離子注入調節漏區的結深；在橫向上所述所述輕摻雜漏區從所述多晶硅柵的第一側橫向延伸到所述多晶硅柵的底部并形成所述漏區和所述多晶硅柵的交疊區。

步驟七、去除所述第一介質層頂部的光刻膠，以所述第一介質層為掩模進行局部熱氧化工藝形成局部熱氧化層，所述局部熱氧化層從所述漏區形成區域延伸到所述多晶硅柵的底部；之后，去除所述第一介質層。

由延伸到所述多晶硅柵底部的所述局部熱氧化層和所述第一氧化層疊加形成第一柵介質段，由位于所述多晶硅柵底部且未疊加所述局部熱氧化層的所述第一氧化層組成第二柵介質段。

由所述第一柵介質段和所述第二柵介質段橫向連接形成柵介質層；所述第一柵介質段位于所述漏區和所述多晶硅柵的交疊區內；通過增加所述第一柵介質段的厚度減少器件的GIDL效應，通過減少所述第二柵介質段的厚度增加器件的驅動電流。

步驟八、進行第一導電類型重摻雜的源漏注入在所述多晶硅柵的兩側形成源漏注入區；所述源漏注入區和所述多晶硅柵兩側自對準，由位于所述多晶硅柵第一側的所述源漏注入區疊加所述輕摻雜漏區形成漏區，由位于所述多晶硅柵第二側的所述源漏注入區組成源區。

所述源區和所述漏區呈非對稱的結構：所述漏區的橫向結深大于所述源區的橫向結深，所述漏區的縱向結深大于所述源區的縱向結深；通過增加所述漏區的橫向結深和縱向結深來提高器件的擊穿電壓，通過減少所述源區的橫向結深和縱向結深來減少器件的橫向尺寸。

進一步的改進是，所述半導體襯底為硅襯底。

進一步的改進是，在步驟八進行所述源漏注入之前還包括采用淀積加刻蝕工藝在所述多晶硅柵的側面形成側墻的步驟。

所述源漏注入時以所述多晶硅柵兩側的所述側墻為自對準邊界，所述源漏注入采用帶角度的傾斜注入，傾斜注入使形成的所述源漏注入區橫向延伸到所述側墻的底部且所述源漏注入區橫向延伸的寬度大于所述側墻的橫向寬度的最大值。

進一步的改進是，所述源漏注入的注入角度與垂直方向的夾角大于10度，注入劑量為5E14cm^-2以上。

進一步的改進是，步驟六中的所述輕摻雜離子注入的注入角度與垂直方向的夾角大于10度，注入劑量為5E14cm^-2以上。

進一步的改進是，所述第一介質層的厚度為50埃～300埃。

進一步的改進是，所述局部熱氧化層的厚度為30埃～300埃。

進一步的改進是，MOSFET為N型器件，第一導電類型為N型；第二導電類型為P型；或者，所述MOSFET為P型器件，第一導電類型為P型；第二導電類型為N型。

本發明通過將源區和漏區設置為非對稱的結構，能夠通過單獨增加漏區的橫向結深和縱向結深來提高器件的擊穿電壓；而本發明由于源區相對于漏區獨立設置，利用源區不需要耐高壓的特點，將源區的結深設置為小于漏區，這樣能夠實現通過減少源區的橫向結深和縱向結深來減少器件的橫向尺寸；也即本發明源區能夠采用較淺的結深從而能減少器件的尺寸；所以本發明能提高器件的擊穿電壓同時降低器件尺寸。

本發明的漏區采用較大的結深，在橫向上漏區會從多晶硅柵的第一側橫向延伸到多晶硅柵的底部并形成漏區和多晶硅柵的交疊區，本發明通過對柵介質層進行分段設置，其中第一柵介質段和交疊區相對應且二者的相對位置能夠通過自對準實現并使第一柵介質段位于漏區和多晶硅柵的交疊區內；本發明能實現通過增加第一柵介質段的厚度減少器件的GIDL效應，而通過減少第二柵介質段的厚度增加器件的驅動電流；所以，本發明能減小GIDL效應同時提高器件的電流驅動能力。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1是現有MOSFET的示意圖；

圖2是本發明實施例MOSFET的示意圖；

圖3A-圖3E是本發明實施例MOSFET的制造方法的各步驟中的器件結構示意圖。

具體實施方式

如圖3A至圖3E所示，是本發明實施例MOSFET的制造方法的各步驟中的器件結構示意圖，本發明實施例MOSFET包括：

第二導電類型的阱區1，形成于半導體襯底的表面區域。較佳為，所述半導體襯底為硅襯底。

在所述阱區1表面上依次形成有柵介質層和多晶硅柵3。

在所述阱區1表面內分別形成有第一導電類型摻雜的源區和第一導電類型摻雜的漏區。較佳為，所述源區由第一導電類型重摻雜的源漏注入區7組成，所述漏區由第一導電類型重摻雜的源漏注入區7和第一導電類型輕摻雜的輕摻雜漏區5疊加形成，所述源區的源漏注入區7和所述漏區的源漏注入區7工藝相同，通過所述輕摻雜漏區5調節所述漏區的結深。

在所述多晶硅柵3的側面形成有側墻6。所述漏區和所述多晶硅柵3的第一側自對準，所述源區和所述多晶硅柵3的第二側自對準。更佳選擇為，所述源漏注入區7都和對應側的所述多晶硅柵3的所述側墻6自對準，且所述源漏注入區7在橫向上都要向對應側的所述多晶硅柵3的底部延伸，且對應的所述源漏注入區7向對應側的所述多晶硅柵3的底部橫向延伸的寬度大于所述側墻6的最大寬度。所述輕摻雜漏區5和所述多晶硅柵3的第一側的側面自對準，在橫向上所述輕摻雜漏區5會從所述多晶硅柵3的第一側的側面橫向延伸到所述多晶硅柵3的底部并形成所述漏區和所述多晶硅柵3的交疊區，

由圖2可知，本發明實施例的所述源區和所述漏區具有非對稱的結構：所述漏區的橫向結深大于所述源區的橫向結深，所述漏區的縱向結深大于所述源區的縱向結深；通過增加所述漏區的橫向結深和縱向結深來提高器件的擊穿電壓，通過減少所述源區的橫向結深和縱向結深來減少器件的橫向尺寸。

所述柵介質層具有非對稱的結構：所述柵介質層包括橫向連接的第一柵介質段4和第二柵介質段2；所述第一柵介質段4的厚度大于所述第二柵介質段2的厚度；所述第一柵介質段4位于所述漏區和所述多晶硅柵3的交疊區內；通過增加所述第一柵介質段4的厚度減少器件的GIDL效應，通過減少所述第二柵介質段2的厚度增加器件的驅動電流。較佳為，所述柵介質層為柵氧化層。更佳選擇為，所述第二柵介質段2為熱氧化層或淀積氧化層，所述第一柵介質段4在所述第二柵介質段2上疊加了局部氧化層。

本發明實施例MOSFET為N型器件，第一導電類型為N型；第二導電類型為P型。在其它實施例中，也能為：MOSFET為P型器件，第一導電類型為P型；第二導電類型為N型。

如圖3A至圖3E所示，是本發明實施例MOSFET的制造方法的各步驟中的器件結構示意圖，本發明實施例MOSFET的制造方法包括如下步驟：

步驟一、如圖3A所示，提供一半導體襯底，進行第二導電類型的阱注入在所述半導體襯底的表面區域形成阱區1。較佳為，所述半導體襯底為硅襯底。

步驟二、如圖3A所示，采用熱氧化或化學氣相淀積工藝在所述半導體襯底表面形成第一氧化層2。

步驟三、如圖3A所示，采用化學氣相沉積工藝以及光刻工藝在所述第一氧化層2表面形成多晶硅柵3。所述多晶硅柵3通過所述第一氧化層2覆蓋在所述阱區1表面。

步驟四、如圖3B所示，采用化學氣相淀積工藝形成第一介質層201，所述第一介質層201為氮化硅或氮氧化硅。較佳為，所述第一介質層201的厚度為50埃～300埃。

步驟五、如圖3C所示，采用光刻形成光刻膠202的圖形，之后采用刻蝕工藝去除漏區形成區域的所述第一介質層201，源區形成區域的所述第一介質層201保留，所述漏區形成區域位于所述多晶硅柵3的第一側外部，所述源區形成區域位于所述多晶硅柵3的第二側外部，所保留的所述第一介質層201還從所述源區形成區域延伸到所述多晶硅柵3的頂部，所述第一介質層201被去除的區域還從所述漏區形成區域延伸到所述多晶硅柵3的頂部。

步驟六、如圖3C所示，利用所述第一介質層201和其頂部的光刻膠202為掩模，進行第一導電類型輕摻雜離子注入形成輕摻雜漏區5，所述輕摻雜漏區5和所述多晶硅柵3的第一側自對準；通過所述輕摻雜漏區5的離子注入調節漏區的結深；在橫向上所述所述輕摻雜漏區5從所述多晶硅柵3的第一側橫向延伸到所述多晶硅柵3的底部并形成所述漏區和所述多晶硅柵3的交疊區。較佳為，所述輕摻雜離子注入的注入角度與垂直方向的夾角大于10度，注入劑量為5E14cm^-2以上。

步驟七、如圖3D所示，去除所述第一介質層201頂部的光刻膠202，以所述第一介質層201為掩模進行局部熱氧化工藝形成局部熱氧化層4，所述局部熱氧化層4從所述漏區形成區域延伸到所述多晶硅柵3的底部；之后，去除所述第一介質層201。較佳為，所述局部熱氧化層4的厚度為30埃～300埃。

由延伸到所述多晶硅柵3底部的所述局部熱氧化層4和所述第一氧化層2疊加形成第一柵介質段4，由位于所述多晶硅柵3底部且未疊加所述局部熱氧化層4的所述第一氧化層2組成第二柵介質段2；

由所述第一柵介質段4和所述第二柵介質段2橫向連接形成柵介質層；所述第一柵介質段4位于所述漏區和所述多晶硅柵3的交疊區內；通過增加所述第一柵介質段4的厚度減少器件的GIDL效應，通過減少所述第二柵介質段2的厚度增加器件的驅動電流。

步驟八、如圖3E所示，所述源漏注入之前還包括采用淀積加刻蝕工藝在所述多晶硅柵3的側面形成側墻6。

如圖2所示，進行第一導電類型重摻雜的源漏注入在所述多晶硅柵3的兩側形成源漏注入區7；所述源漏注入時以所述多晶硅柵3兩側的所述側墻6為自對準邊界，所述源漏注入采用帶角度的傾斜注入，傾斜注入使形成的所述源漏注入區7橫向延伸到所述側墻6的底部且所述源漏注入區7橫向延伸的寬度大于所述側墻6的橫向寬度的最大值。較佳為，所述源漏注入的注入角度與垂直方向的夾角大于10度，注入劑量為5E14cm^-2以上。

由位于所述多晶硅柵3第一側的所述源漏注入區7疊加所述輕摻雜漏區5形成漏區，由位于所述多晶硅柵3第二側的所述源漏注入區7組成源區。

所述源區和所述漏區呈非對稱的結構：所述漏區的橫向結深大于所述源區的橫向結深，所述漏區的縱向結深大于所述源區的縱向結深；通過增加所述漏區的橫向結深和縱向結深來提高器件的擊穿電壓，通過減少所述源區的橫向結深和縱向結深來減少器件的橫向尺寸。

本發明實施例方法中，MOSFET為N型器件，第一導電類型為N型；第二導電類型為P型。在其它實施例方法中，也能為：MOSFET為P型器件，第一導電類型為P型；第二導電類型為N型。

以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。