制造高壓功率場效應管的系統及方法與流程

本發明涉及半導體器件領域，尤其是高壓功率場效應管(MOSFET)領域。

背景技術：

在半導體高壓功率MOSFET中，最重要的部分為輕摻雜漏極(LDD)區(也稱為“漂移”區)。在電壓阻斷(即“開路”)狀態下，LDD承擔著施加在MOSFET上的高電壓。但LDD也嚴重地限制了導通(即“通路”)狀態下的電導率。在傳統的高電壓功率MOSFET中，由于LDD電阻，總導通電阻(R_on)一般隨反向擊穿電壓(V_b)的增大迅速增加。總導通電阻與反向擊穿電壓(V_b)的關系大致可以表示為R_on～V_b³的函數。例如，在一個750V傳統垂直MOSFET中，LDD幾乎貢獻了總導通電阻的99％。

近年來技術人員研發出了一些新方法以減少導通電阻。這些方法成功地降低了單位面積的導通電阻，即導通比電阻R_sp。現有的大多數方法都試圖在設定的反向擊穿電壓下增加LDD的摻雜濃度。其中一個典型的實例就是降低表面場技術(RESURF)，它利用電荷補償或場導體板以減低峰值電場，從而得以提高LDD的摻雜濃度(J.A.Appels and H.M.J.Vaes,HV Thin Layer Devices(RESURF Devices),Proc.Intl.Electron Devices Meeting,pp.238-241,1979)。另一方法為所謂的電荷平衡法(CB)，它在MOSFET擊穿前將LDD的電荷載流子耗盡(Coe,US Patent 4,754,310A；Chen,US Patent 5,216,275；and Tihanyi,US Patent 5,438,215)。電荷平衡法主要用于垂直MOSFET，多年來它已經逐漸成功地減少了MOSFET的導通比電阻R_sp。而RESURF和場控制法更廣泛地應用于更容易與低壓器件集成的橫向MOSFET。多年來，RESURF已逐漸演變成外加電荷平衡法的所謂多RESURF法。多RESURF和電荷平衡目前制造著集成MOSFET最好的導通比電阻R_sp。在開路狀態下，它們依靠并列的P型和N型材料互相耗盡對方而得以支撐高電壓。一般來說，在并列寬度減少時摻雜濃度以及電導率均可得到增加。但由于并列寬度和摻雜濃度控制上的難度，批量生產比較困難，尤其是后者，需要P型和N型摻雜濃度密切匹配。由于這些局限，多RESURF法在生產中只得到有限的應用。

此外還存在其他不同方法，在原理上它們也同樣追求能有效地耗盡LDD載流子。但總的來說，這些方法均不太成功。例如，Kocon在美國專利6717203中提出，將電極置于漂移(LDD)區上改變電場以提高反向擊穿電壓。這種方法相對復雜，特別是另外又增加了一個電極，使其難以賦之于應用。Darwish在美國專利8592906中提出，采用電容耦合的漂浮電極為LDD提供類似的耗盡功能，但其由于電極的漂浮而不夠穩定。

因此需要更簡單又穩定的新方法來改善半導體高壓功率MOSFET的性能。

技術實現要素：

本發明屬于高壓半導體功率MOSFET器件范疇。在本發明中，通過調控LDD嵌入電場，在保持較高的電導率的同時，可以提高反向擊穿電壓。該嵌入結構的控制機制還可驅動LDD在通路狀態下進入積累狀態而使導通電阻明顯降低。在開路狀態下，在MOSFET漏極與源極之間的LDD區上或周圍的新引入一電流通路可以為LDD提供穩定的嵌入式電場，得以耗盡LDD的電荷載流子。一絕緣介質材料薄層將該電流通路與LDD區相隔離。

上述電流通路可由電阻或半導體結器件組成。在電流開路狀態下，流經該電流通路的一小電流提供了穩定的電壓分布及嵌入式電場。該電場將LDD中的電荷載流子耗盡，進而增強了MOSFET的抗高壓性能。通過優化調整該小電流通路，可得到優化的LDD電場分布，進而增強反向擊穿電壓。此載流子耗盡效應亦使在LDD表面上另外再增加一層額外的薄型導電材料層(額外的LDD摻雜層)成為可能。該額外的LDD摻雜層可進一步增加導通模式下的導電率。另外在通路狀態下，可以通過進一步電場操縱，偏置LDD進入積累狀態。通常積累狀態會使載流子密度增加多個數量級，從而顯著地降低導通電阻。

在本發明中，該小電流通路可由電阻材料組成，也可由一系列平面結二極管串聯組成。MOSFET的源極和漏極控制著該小電流通路。在本發明中的部分結構中，在通路狀態下，MOSFET柵極控制著電流通路，可偏置LDD進入積累狀態，使得導通電阻明顯減少。

本發明的一優勢是可以將嵌入電場擴展入三維結構。除了上述一維耗盡效應外，可橫向加入新的小電流通路而構成三維耗盡效應。在使用二極管的情況時，隨著相鄰兩個二極管之間的間距減少，開路狀態下的載流子耗盡和通路狀態下的積累效應均得到增強。因此此技術極具技術延展性，即隨著半導體工藝技術的進步，半導體尺寸變小而電導率增加。

本發明涉及高壓功率MOSFET，該MOSFET包括第一導電型摻雜的半導體襯底；第二導電型摻雜在所述半導體襯底中的源極；所述第二導電型摻雜在所述半導體襯底上的漏區；所述第二導電型摻雜在所述半導體襯底上的一個或多個漏層，其中所述一個或多個漏層橫跨于體區與所述漏區之間，其中所述漏區和源區的摻雜濃度至少高于所述體區和所述一個或多個漏層的摻雜濃度一個數量級；所述第一導電型摻雜的體區，用于將所述源極與所述一個或多個漏層和所述漏區相隔離；在所述體區的至少一部分上和所述一個或多個漏層上形成的絕緣層；在所述絕緣層上的電壓控制層，用于在所述一個或多個漏層中形成電壓分布，以使在MOSFET開路狀態下耗盡電荷載流子，增加阻斷電壓，以及在MOSFET通路狀態下積累電荷載流子，降低導通電阻。所述電壓控制層可以包括電阻層或串聯的P-N結層；以及在所述絕緣層上和至少部分在所述源極中的柵極。

本發明可包含以下一個或多個部分。所述絕緣層可處于部分體區之上，并且覆蓋所述部分體區，其中所述部分體區夾在所述源極和一個或多個漏層之間。所述源區和漏區的摻雜濃度至少高于所述體區和一個或多個漏層的摻雜濃度兩個數量級。所述源區和漏區的摻雜濃度至少高于所述半導體襯底的摻雜濃度一個數量級。一電壓控制層可包括電阻層，其中電阻層可包括電連接所述源極的第一端，以及電連接所述漏區的第二端。一電壓控制層可包括電阻層，其中電阻層可包括電連接所述柵極的第一端，以及電連接所述漏區的第二端。一電壓控制層可包括電阻層，其中電阻層可包括電連接所述柵極的第一端，以及第二端，其中高壓功率MOSFET可進一步包括連接在所述電阻層第二側和漏區之間的P-N結二極管。一電壓控制層可包括串聯P-N結層。所述串聯P-N結層可包括多個逆向連接的P-N結。所述串聯P-N結層可包括電連接所述源極的第一端，以及電連接所述漏區的第二端。所述串聯P-N結層可包括電連所述柵極的第一端，以及電連接所述漏區的第二端。所述串聯P-N結層可包括多個串聯連接的單向P-N結。所述串聯P-N結層可包括電連接所述柵極的第一端，以及第二端，其中所述高壓功率MOSFET可進一步包括連接在所述串聯P-N結層第二端和漏區之間的P-N結二極管。電壓控制層可包括第一串聯P-N結層，其中所述高壓功率MOSFET可進一步包括一個或多個與所述第一串聯P-N結層并聯的第二串聯P-N結層，其中所述第一串聯P-N結層和一個或多個第二串聯P-N結層在所述一個或多個漏層中形成電壓分布，以使在MOSFET開路狀態下耗盡電荷載流子，增加阻斷電壓，以及在MOSFET通路狀態下積累電荷載流子，降低導通電阻。電壓控制層包括至少兩個并聯的串聯P-N結層，其中所述至少兩個串聯P-N結在所述一個或多個漏層中產生電壓分布，以使在MOSFET開路狀態下耗盡電荷載流子，增加阻斷電壓，以及在MOSFET通路狀態下積累電荷載流子，降低導通電阻。所述至少兩個串聯P-N結中的每一個可包括多個串聯連接的同向P-N結，亦可包括多個串聯的逆向連接P-N結。所述第一導電型可為P型，其中所述第二導電型則為N型，所述高壓功率MOSFET為N型高壓功率MOSFET。所述第一導電型可為N型，其中所述第二導電型則為P型，所述高壓功率MOSFET為P型高壓功率MOSFET。

這些和其他方面，他們的實現和其他特征被描述在附圖、說明書和權利要求的細節中。

附圖說明

圖1-3為本發明實施例中采用電阻層以控制電壓分布而降低導通電阻的高壓功率MOSFET電路圖；

圖4-5為本發明實施例中采用串聯逆向連接P-N結層以控制電壓分布而降低導通電阻的高壓功率MOSFET電路圖；

圖6為本發明實施例中采用串聯單(同)向連接P-N結層以控制電壓分布而降低導通電阻的高壓功率MOSFET電路圖；

圖7為本發明實施例中采用雙層串聯單(同)向連接P-N結以控制電壓分布而降低導通電阻的高壓功率MOSFET電路圖；

圖8為本發明實施例中二串聯單(同)向連接P-N結置于一層之內以控制電壓分布而降低導通電阻的高壓功率MOSFET的部分俯視圖；

圖9-12為本發明中一些等效電路實例，可用來達到圖7-8的串聯P-N結效果，以控制電壓分布而降低導通電阻的高壓功率MOSFET。

具體實施方式

為了更好地理解上述技術方案，下面將結合說明書附圖以及具體實施方式對上述技術方案進行詳細說明，應當理解本發明實施例以及實施例中的具體特征是對本申請技術方案的詳細的說明，而不是對本申請技術方案的限定，在不沖突的情況下，本申請實施例以及實施例中的技術特征可以相互組合。

參見圖1，N型高壓功率MOSFET 10包括輕摻雜P^-型半導體襯底100，重摻雜N⁺源極130和位于輕摻雜P^-型半導體襯底100之中的重摻雜N⁺漏區170。N型輕摻雜漏層(LDD)150橫跨在N⁺摻雜漏區170和P型體區140之間，P型體區140毗鄰重摻雜N⁺源極130，該LDD承擔著施加于MOSFET上的高電壓。在LDD層150上可選擇性地形成極薄N型輕摻雜漏層(LDD)160。P型體區140將N⁺摻雜源極130與LDD層150/160和N⁺摻雜漏區170相隔離。

在一些實例中，N⁺摻雜源極130和N⁺摻雜漏區170的摻雜濃度至少高于P型體區140和一個或多個N型摻雜漏層150/160的摻雜濃度一個數量級。在另一些實例中，N⁺摻雜源極130和N⁺摻雜漏區170的摻雜濃度至少高于P型體區140和一個或多個N型摻雜漏層150/160的摻雜濃度兩個數量級。

LDD層150的摻雜濃度可因材料而變，例如，在硅材料中，一般摻雜濃度≤10¹⁷/cm³，而在其他材料中可是不同的。重摻雜區N⁺源極130和N⁺摻雜漏區170在硅材料里的摻雜濃度一般>1×10¹⁹/cm³。

在本實例中，重摻雜區以N⁺備注，例如N⁺摻雜源極130與N⁺摻雜漏區170，在硅材料中的摻雜濃度范圍為10¹⁹-10²⁰/cm³，P型體區140在硅材料中的摻雜濃度為10¹⁷-10¹⁸/cm³，N^-低摻雜LDD層150/160在硅材料中的摻雜濃度為10¹⁵-10¹⁸/cm³，低摻雜P^-型襯底100在硅材料中的摻雜濃度為10¹⁴-10¹⁷/cm³。

在本實例中，低摻雜P^-型半導體襯底100的摻雜濃度相當或低于P型體區140和一個或多個N型摻雜漏層150/160的摻雜濃度。換句話說，N⁺摻雜源極和N⁺摻雜漏極的摻雜濃度至少高于P型半導體襯底的摻雜濃度兩個數量級。

絕緣層120形成在P型體區140的至少部分區域上，以及LDD層160和LDD層150上。特別的是，絕緣層120位于和覆蓋于夾在N⁺摻雜源極130和一個或多個N型摻雜漏層150/160之間的P型體區140上。

柵極110處于P型體區140和至少部分源極130之上的絕緣層120上。通過調控該柵極110的電壓可控制MOSFET的傳導方式。如在柵極110上施加正電壓，可使P型體區140的頂層反轉為N型，進而產生了一條由源極130到LDD層150再到N⁺摻雜漏區170的導電通路，由此可使MOSFET進入通路狀態。柵極110電壓置零則可使MOSFET直接轉入開路狀態，以支持高電壓。

本實例中的高壓N型功率MOSFET包括電壓控制層。該電壓控制層在一個或多個N型輕摻雜漏層LDD中產生電壓分布，在開路狀態下耗盡電荷載流子而增加阻斷電壓，在通路狀態下使其進入載流子積累而降低導通電阻。該電壓控制層可包括電阻層，或一個或多個串聯P-N結層。

在本實例中，高電阻材料組成的電阻層200形成在LDD層150和絕緣層120之上。電阻層200兩端的導電體190、191分別連接N⁺摻雜漏區170和源極130。電阻層200的等效電路詳見圖1頂部的虛線區域。該等效電路包括分布電阻200’，電阻200’的兩端連接于導電體190和191。在開路狀態下，小電流流經分布電阻200’，在LDD層150上產生穩定下降的電壓，該電壓在LDD層150中產生均勻分布的電場，得以耗盡LDD層150中的電荷載流子，進而防止過早的電壓擊穿。為滿足應用的需求，電阻層200應具有足夠薄的厚度和足夠高的阻值以保證電流值低于特定應用所需的限制。耗盡效應可使LDD層150得以在應用高于通常情況的摻雜濃度下，維持高于通常情況擊穿電壓。耗盡效應還使得在電阻層200和絕緣層120下添加LDD層160成為可能，因LDD層160比較易于被耗盡且不影響MOSFET擊穿電壓。提高LDD層150和LDD層160的摻雜濃度均可增強通路狀態下的導電率。為了有效地將LDD層150和LDD層160的電荷載流子耗盡，電壓分布是非常關鍵的。電阻層200足以提供期望的電壓分布。

應該注意的是，雖然上述和下述的實例主要為N型高壓功率MOSFET，但這些實例亦適用于P型高壓功率MOSFET。只要將所述實例中的半導體襯底、體區、源極、漏區和漏層等的摻雜極性互相對調，就可形成P型高壓功率MOSFET。N型功率MOSFET的各種區和層由兩導電類型來摻雜：N型和P型。在P型功率MOSFET中，相應區和層中的導電類型被切換。

參見圖2，N型高壓功率MOSFET 20包括一些與圖1的N型高壓功率MOSFET 10相類似的組件，不同點在于電阻層200電連接N⁺摻雜漏區170和柵極110。該N型高壓功率MOSFET 20在開路狀態下與N型高壓功率MOSFET 10的工作原理一致，但在通路狀態下卻完全不同。在開路狀態中，流經電阻層200的小電流在LDD層150和LDD層160產生了均勻分布的電場，從而耗盡了LDD層150和LDD層160的電荷載流子，防止過早的電壓擊穿。在通路狀態下，柵極偏置電壓將同時施加于柵極110和電阻層200上。在電阻層200中，該偏置電壓自柵極110至N⁺摻雜漏區170逐漸下降。由于這個逐漸下降，使得在絕緣層120上立即產生電壓分布，該電壓分布將LDD層150和LDD層160轉入積累狀態，在柵極110附近為重積累區域而在N⁺摻雜漏區170附近為輕積累區域。在積累狀態下，LDD層150和LDD層160中的載流子濃度急劇增加，特別位于柵極110附近，載流子濃度可以達到較高的數量級。其結果是，導電性顯著增加，設備上的導通電阻降低。電阻層200的等效電路詳見圖2頂層虛線區域。

同樣地，參見圖3，N型高壓功率MOSFET30與圖2的N型高壓功率MOSFET 20類似，不同點是在N型高壓功率MOSFET30中，在電阻層200與N⁺摻雜漏區170之間加入P-N結二極管291，該P-N結二極管291的擊穿電壓高于通常情況下柵極的偏置電壓。在開路狀態下，N型高壓功率MOSFET 30與N型高壓功率MOSFET 20的工作狀態類似。在通路狀態下，由于電阻層200通過二極管291與N⁺摻雜漏區170相隔離，使得整個電阻層200整體具備與柵極110等值的電壓。隨著滿柵電壓施加到電阻層200，使LDD層150和LDD層160進入重積累狀態，從而急劇地增加了載流子濃度并明顯降低了導通電阻。該等效電路詳見圖3頂層虛線區域。

參見圖4，N型高壓功率MOSFET 40包括一些與圖1的N型高壓功率MOSFET 10類似的組件。不同點是一系列平面P-N結300取代了絕緣層120上的電阻層200，其中P-N結包括一系列P型區域310和N型區域320。平面P-N結300的等效電路詳見圖4頂層虛線區域，其中系列二極管300’代表P-N結，該P-N結的兩端分別連接源極130和N⁺摻雜漏區170。

該系列平面P-N結300的擊穿電壓等于或略低于底層器件的擊穿電壓。在開路狀態下，在電壓低于擊穿電壓時，電流自漏極流經P-N結到達源極，逐級減緩的電壓產生相對均勻分布的電場，進一步耗盡LDD區域的載流子而支持施加于MOSFET上的高電壓。

大多數應用要求較低的開路電流，而P-N結300可滿足此要求。但另一方面，感應電場分布不如圖1均勻。然而，只要P型區310和N型區320足夠小且絕緣層120選擇合理，分布電壓便能提供適當的電場，從而有效地耗盡LDD層150和LDD層160的載流子，進而支持所施加的電壓。在某些實例中，可以選取相同的P-N結300’組成串聯P-N結，P-N結的總擊穿電壓應低于或等于MOSFET的設計擊穿電壓。分析等效電路可知，如果二極管300’擊穿電壓過高，將導致N⁺摻雜漏區170附近產生不必要的電壓積累，從而產生不必要的高電場。平面結二極管300可由晶態或者非晶態材料制成。常見非晶態二極管有非晶體、多晶體或者其他半導體材料二極管。非晶態二極管有相對較高的漏電電流，該漏電電流可產生類似于圖1中N型高壓功率MOSFET 10中電阻層200的效應。在該情況下，以上提及的二極管擊穿電壓限制可以放寬。

參見圖5，N型高壓功率MOSFET 50包括一些與圖2的N型高壓功率MOSFET 20類似的組件。不同點是一系列平面P-N結300取代了絕緣層120上的電阻層200，其中P-N結包括一系列P型區域310和N型區域320。該系列平面P-N結300的兩端分別電連接柵極110和N⁺摻雜漏區170。

系列平面P-N結的擊穿電壓應等于或略低于底層器件的擊穿電壓。在開路狀態下，在低于擊穿電壓時，小電流從漏極流經平面P-N結300到達源極，電壓逐級減緩并產生相對均勻分布的電場，耗盡LDD層150和LDD層160的載流子而防止過早的電壓擊穿。在通路狀態下，在柵極110附近的平面P-N結300將獲取有限的偏置電壓，該偏置電壓將偏置LDD層150/160進入積累狀態而增強MOSFET的導電率。系列平面P-N結的等效電路詳見圖5中頂層虛線區域。

參見圖6，為了得到通路狀態下更高的電導率，N型高壓功率MOSFET 60包括一系列同向的由P型區310和N型區320組成的平面P-N結300。在上述等效電路中，一系列二極管300’排列在同一個正向方向上。二極管340代表反向地連接著該系列二極管300’與N⁺摻雜漏區170端部的P-N結。該二極管340’的反向擊穿電壓高于柵極偏置電壓。在本電路結構中，在通路狀態下，假設二極管300’為理想二極管并具有0V正向電壓降，則所有二極管300’的電壓將等同于柵極110的偏置電壓。當柵極電壓施加到絕緣介質層120，LDD層150和LDD層160將被轉入積累狀態，LDD層的載流子濃度將增長數個數量級，進而明顯地降低導通電阻。該同向P-N結的等效電路詳見圖6中頂層虛線區域。

在實際情況中，所有二極管都具有有限的正向壓降值。在通路狀態下，在與柵極110距離為n個二極管的某一二極管的電壓為V_g-nV_df，其中Vg為柵極電壓，V_df為二極管300’的正向壓降。那些距離柵極110較遠的二極管300’得到較低或沒有偏壓。因此該結構只適用于二極管300數目較低的結構，從而僅限于較低擊穿電壓的應用。例如，在硅中，P-N結二極管V_df大約為0.7V，在柵極偏壓為20V的情況下，為了保證所有二極管上有至少6V的電壓，n必須小于20。

參見圖7，N型高壓功率MOSFET 70包括一系列同向的由P型區310和N型區320組成的平面P-N結300，除此之外，在該系列同向平面P-N結300上添加了第二二極管層350。二極管350由不同的P型區360和N型區370組成，單個二極管350的擊穿電壓均超過下層相應同向二極管300的總擊穿電壓。在一端，該系列同向平面P-N結300和第二二極管層350的頂端均通過導電體190連接柵極110。第二二極管層350僅形成于部分同向平面P-N結300上，以使第二二極管層350的另一端與下面同向平面P-N結300通過導體191連接。雙層二極管的等效電路圖詳見圖7中頂層虛線區域。

在開路狀態下，通過二極管300’的電流可提供必要的電壓和電場分布，從而耗盡LDD層150和LDD層160的電荷載流子。在通路狀態下，柵極偏壓V_g通過二極管350’偏置了距離柵極110較遠的二極管300’。由于二極管350’和二極管300’具相同正向的壓降V_df，通過下面的分路二極管300’，n和nV_df被降低，透過二極管350’，距離較遠的二極管300’也能夠得到足夠的柵極電壓，從而能更有效地進入積累態。

參見圖7，本實例采用由雙層平面二極管構成的等效電路來產生電壓分布，類似的結構也可用于構造如圖9至圖12所示的等效電路，其他多層構造可與本實例功率MOSFET器件相兼容。這些多層構造通常需要更多的生產步驟和額外的造價。一個解決方案是將它們全部置于單一層次之內。

N型高壓功率MOSFET 70包括雙層平面同向P-N結二極管系列結構，也可將平面同向P-N結二極管系列并列放置于同一層次之內，這類安排均可產生必要的電壓分布以耗盡電荷載流子。參見圖8，同向P-N型區300和350并列地放置于同一層側邊上的絕緣層120與LDD層150和160，其電路連接和操作方式與圖7中的多層串聯P-N結系列類似。

圖7和圖8所示的附加級聯二極管350’在通路狀態下提供了一個柵極偏置饋送路徑至二極管300’。當需要很高的擊穿電壓時，所需二極管300’的數量將變多。本發明提供了多個等效電路實例以減少次級系列中的二極管數目，如圖9至圖12所示。圖9至圖12的等效電路可在絕緣層120與LLD層150和LDD層160上，以多層系列方式(類似圖7)或單層并列方式(如圖8)構造。

在圖9中，二極管365’將柵極110與二極管300’之間的節點相連接。在此，上層二極管365’的擊穿電壓等同或高于下層二極管300’的總擊穿電壓。二極管340’的擊穿電壓高于正常柵極偏置電壓。開路狀態下所需的電壓分布主要通過底層二極管300’取得，而通路狀態下的柵極電壓則通過上層二極管365’取得。在通路狀態下，所有的二極管300’均具有接近于柵極110的電壓，從而有效地將LDD層150和160偏置轉入載流子積累狀態。

類似的，參見圖10，一系列二極管300’逆向連接。多個上層二極管366’與逆向連接的二極管300’并行連接。圖10的方案特別適用于無金屬的二極管300’連接方式。在這里，上層二極管366’的擊穿電壓高于下層二極管300’的總擊穿電壓，二極管340’的反向擊穿電壓高于正常的柵極偏壓。開路狀態下所需的電壓分布主要通過底層二極管300’取得，而通路狀態下的柵極電壓僅通過上層二極管365’取得。在通路狀態下，所有的二極管300’均具有接近于柵極110的電壓，從而有效地將LDD層150和160轉入載流子積累狀態。

圖11與圖10類似，但在遠離柵極110的二極管300’中級聯多個上層二極管367’。在該結構中，可使用具有較低擊穿電壓的二極管367’，從而可以降低所需要的二極管種類。降低所需二極管種類對于設計和生產的簡化極為重要。在此，多個上層二極管367’的總擊穿電壓高于或等于下層二極管300’的總擊穿電壓。二極管340’的反向擊穿電壓高于正常的柵極偏壓。開路狀態下所需的電壓分布主要通過底層二極管300’取得，而通路狀態下的柵極電壓僅通過上層二極管367’取得。在通路狀態下，所有的二極管300’均具有接近于柵極110的電壓，從而有效地將LDD層150和160轉入載流子積累狀態。級聯上層二極管367’的方案同樣適用于圖9中同向連接二極管300’的情況。

圖12與圖11類似，不同點在于某些情況下一些上層二極管368’串聯。在此，串聯上層二極管368’的總擊穿電壓高于或等于下層二極管300’的總擊穿電壓。二極管340’的反向擊穿電壓高于正常的柵極偏壓。開路狀態下所需的電壓分布主要通過底層二極管300’取得，而通路狀態下的柵極電壓僅通過上層二極管368’取得。在通路狀態下，所有的二極管300’均具有接近于柵極110的電壓，從而有效地將LDD層150和160轉入載流子積累狀態。本實例可使用更少類型的二極管。級聯上層二極管368’的方案同樣適用于圖9中同向連接二極管300’的情況。

最后所應說明的是，本發明只提供了部分的實例及應用。以上具體實施方式僅用以說明本發明的技術方案而非限制。盡管參照實例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的精神和范圍，其均應涵蓋在本發明的權利要求范圍當中。例如：P型高壓功率MOSFET可以通過反轉半導體襯底、體區、源極、漏極和漏層的摻雜極性等來實現。上述實例同樣適用于各類半導體材料的高壓功率MOSFET。此外，本發明技術方案的精神和范圍亦可擴大至垂直的和橫向的高壓功率MOSFET，包括三維電壓控制層結構。