半導體裝置以及半導體裝置的制造方法與流程
本發明涉及半導體裝置以及半導體裝置的制造方法。
背景技術：
近年來，在顯示裝置、個人計算機等的驅動電路中，作為微細的開關元件而使用了晶體管、二極管等半導體裝置。特別是，在顯示裝置中，半導體裝置不僅使用于用來供給與各像素的灰度相應的電壓或電流的選擇晶體管，還使用于用來選擇供給電壓或電流的像素的驅動電路。半導體裝置根據其用途的不同，所要求的特性也不同。例如，作為選擇晶體管而使用的半導體裝置要求截止電流低、半導體裝置間的特性偏差小。此外，作為驅動電路而使用的半導體裝置要求較高的導通電流。
在如上所述的顯示裝置中，以往開發了將非晶硅、低溫多晶硅、單晶硅用于溝道的半導體裝置。將非晶硅、低溫多晶硅用于溝道的半導體裝置能夠以600℃以下的低溫工藝來形成，所以能夠使用玻璃基板來形成半導體裝置。特別是，將非晶硅用于溝道的半導體裝置能夠以更簡單的構造且400℃以下的低溫工藝來形成，所以例如能夠使用被稱為第8代(2160×2460mm)的大型的玻璃基板來形成。但是，將非晶硅用于溝道的半導體裝置由于遷移率低，所以不能使用于驅動電路。
此外，與將非晶硅用于溝道的半導體裝置相比，將低溫多晶硅或單晶硅用于溝道的半導體裝置的遷移率更高，所以不僅能夠使用于選擇晶體管，而且能夠使用于驅動電路的半導體裝置。但是，將低溫多晶硅或單晶硅用于溝道的半導體裝置的構造以及工藝復雜。此外，需要以500℃以上的高溫工藝來形成半導體裝置，所以不能使用如上所述的大型的玻璃基板來形成半導體裝置。此外，將非晶硅、低溫多晶 硅、單晶硅用于溝道的半導體裝置的截止電流均較高，在將這些半導體裝置用于選擇晶體管的情況下，難以長時間保持所施加的電壓。
因此，最近進行了替代非晶硅、低溫多晶硅、單晶硅而將氧化物半導體用于溝道的半導體裝置的開發(例如特開2010-062229號公報)。已知將氧化物半導體用于溝道的半導體裝置與將非晶硅用于溝道的半導體裝置同樣能夠以單純的構造且低溫工藝形成半導體裝置，且與將非晶硅用于溝道的半導體裝置相比具有更高的遷移率。此外，已知將氧化物半導體用于溝道的半導體裝置的截止電流非常低。
技術實現要素：
發明要解決的問題
但是，已知氧化物半導體對酸的耐性較弱，若與酸性水溶液接觸則會被蝕刻。如日本特開2010－062229號公報所示地將氧化物半導體用于溝道的半導體裝置中，在柵極電極、源極電極·漏極電極所使用的導電層的干式蝕刻中使用含有氯的氣體。若通過該干式蝕刻而生成的含有氯的蝕刻生成物與水反應，則產生鹽酸。鹽酸對氧化物半導體進行蝕刻。若用于溝道的氧化物半導體被蝕刻，則不能得到半導體裝置的期望的特性。此外，即使在氧化物半導體的蝕刻微小、半導體裝置的初始特性并不異常的情況下，也如例如光照射所引起的特性變動那樣半導體裝置的可靠性降低。
本發明鑒于上述情況，目的是提供可靠性高的半導體裝置的制造方法。
用于解決問題的手段
本發明的一個實施方式的半導體裝置的制造方法，在絕緣層上形成使絕緣層的一部分露出的氧化物半導體層，對從氧化物半導體層露出的絕緣層進行使用了含有氯的氣體的等離子處理，并將露出的絕緣層的表層的氯雜質除去。
本發明的一個實施方式的半導體裝置的制造方法，對表面露出的絕緣層進行使用了含有氯的氣體的等離子處理，并將露出的絕緣層的表層的氯雜質除去，在露出的絕緣層上形成氧化物半導體層。
本發明的一個實施方式的半導體裝置具有柵極電極、柵極電極上的柵極絕緣層、隔著柵極絕緣層而與柵極電極對置的氧化物半導體層、以及氧化物半導體層上的與氧化物半導體層連接的源極電極·漏極電極，從氧化物半導體層以及源極電極·漏極電極露出的區域的柵極絕緣層的膜厚比氧化物半導體層下的柵極絕緣層的膜厚以及源極電極·漏極電極下的柵極絕緣層的膜厚薄。
本發明的一個實施方式的半導體裝置具有基底層、基底層上的源極電極·漏極電極、以及從源極電極·漏極電極露出的基底層上的與源極電極·漏極電極連接的氧化物半導體層、氧化物半導體層上的柵極絕緣層、以及隔著柵極絕緣層而與氧化物半導體層對置的柵極電極，氧化物半導體層下的基底層的膜厚比源極電極·漏極電極下的基底層的膜厚薄。
附圖說明
圖1是表示本發明的一個實施方式的半導體裝置的概要的俯視圖。
圖2是表示本發明的一個實施方式的半導體裝置的概要的A－A’截面圖；
圖3是表示本發明的一個實施方式的半導體裝置的概要的B－B’截面圖。
圖4是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的A－A’截面圖。
圖5是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的B－B’截面圖。
圖6是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的A－A’截面圖。
圖7是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的B－B’截面圖。
圖8是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的A－A’截面圖。
圖9是表示在本發明的一個實施方式的半導體裝置的制造方法中， 形成氧化物半導體層的工序的B－B’截面圖。
圖10是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的A－A’截面圖。
圖11是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的B－B’截面圖。
圖12是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的A－A’截面圖。
圖13是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的B－B’截面圖。
圖14是表示本發明的一個實施方式的半導體裝置的概要的俯視圖。
圖15是表示本發明的一個實施方式的半導體裝置的概要的C－C’截面圖。
圖16是表示本發明的一個實施方式的半導體裝置的概要的D－D’截面圖。
圖17是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的C－C’截面圖。
圖18是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的D－D’截面圖。
圖19是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的C－C’截面圖。
圖20是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的D－D’截面圖。
圖21是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的C－C’截面圖。
圖22是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的D－D’截面圖。
圖23是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的C－C’截面圖。
圖24是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的D－D’截面圖。
圖25是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的C－C’截面圖。
圖26是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的D－D’截面圖。
圖27是表示本發明的一個實施方式的半導體裝置的概要的C－C’截面圖。
圖28是表示本發明的一個實施方式的半導體裝置的概要的D－D’截面圖。
圖29是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的C－C’截面圖。
圖30是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的D－D’截面圖。
圖31是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的C－C’截面圖。
圖32是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的D－D’截面圖。
圖33是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的C－C’截面圖。
圖34是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的D－D’截面圖。
圖35是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的C－C’截面圖。
圖36是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的D－D’截面圖。
圖37是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的C－C’截面圖。
圖38是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的D－D’截面圖。
圖39A是表示本發明的實施例以及比較例的樣品制作方法的圖。
圖39B是表示本發明的實施例以及比較例的樣品制作方法的圖。
圖39C是表示本發明的實施例以及比較例的樣品制作方法的圖。
圖40A是表示本發明的實施例以及比較例的樣品制作方法的圖。
圖40B是表示本發明的實施例以及比較例的樣品制作方法的圖。
圖41是表示使用本發明的實施例的樣品而進行了評價的ToF－SIMS分析結果的圖。
圖42是表示使用本發明的比較例的樣品而進行了評價的ToF－SIMS分析結果的圖。
圖43是表示使用本發明的實施例的樣品而制作出的晶體管的可靠性試驗結果的圖。
圖44是表示使用本發明的比較例的樣品而制作出的晶體管的可靠性試驗結果的圖。
圖45是表示使用本發明的實施例的樣品而制作出的晶體管的光學顯微鏡照片的圖。
圖46是表示圖45的E－E’的截面示意圖的圖。
圖47是表示使用本發明的比較例的樣品而制作出的晶體管的光學顯微鏡照片的圖。
圖48是表示圖47的E－E’的截面示意圖的圖。
圖49是表示使用本發明的實施例的樣品而制作出的晶體管的光學顯微鏡照片的圖。
圖50是表示圖49的F－F’的截面示意圖的圖。
圖51是表示使用本發明的比較例的樣品而制作出的晶體管的光學顯微鏡照片的圖。
圖52是表示圖51的F－F’的截面示意圖的圖。
具體實施方式
以下，參照附圖對本發明的各實施方式進行說明。另外，公開不過是一例，對本領域技術人員來說，關于保有發明主旨的適當變更而能夠容易想到的方案，當然包含在本發明的范圍內。此外，關于附圖，為了使說明更加明確，存在與實際的形態相比，示意性地表示各部分的寬度、厚度、形狀的情況，但只不過是一例，不限定本發明的解釋。 此外，在本說明書和各圖中，有時對與關于已記載的圖進行過說明的要素相同的要素賦予相同的標號，適當省略詳細的說明。
此外，以下所示的實施方式的說明中，“將第1部件與第2部件連接”是指至少將第1部件與第2部件電連接。也就是說，第1部件與第2部件既可以物理上連接，也可以在第1部件與第2部件之間設有其他部件。
〈實施方式1〉
使用圖1至圖3對本發明的一個實施方式的半導體裝置的概要進行說明。關于實施方式1的半導體裝置10，說明液晶顯示裝置(Liquid Crystal Display Device：LCD)、顯示部中利用了有機EL元件或量子點等自發光元件(Organic Light－Emitting Diode：OLED)的自發光顯示裝置、或電子紙等反射型顯示裝置的各像素或驅動電路中使用的半導體裝置。
但是，本發明的半導體裝置不限定于在顯示裝置中使用的半導體裝置，例如能夠用于微處理單元(Micro-Processing Unit：MPU)等的集成電路(Integrated Circuit：IC)。此外，實施方式1的半導體裝置10中，例示作為溝道而使用了氧化物半導體的構造。在此，實施方式1中作為半導體裝置而例示晶體管，但這并不是將本發明的半導體裝置限定于晶體管。
[半導體裝置10的構造]
圖1是表示本發明的一個實施方式的半導體裝置的概要的俯視圖。此外，圖2是表示本發明的一個實施方式的半導體裝置的概要的A－A’截面圖。此外，圖3是表示本發明的一個實施方式的半導體裝置的概要的B－B’截面圖。如圖1至圖3所示，半導體裝置10具有基板100、基底層110、柵極電極120、柵極絕緣層130、氧化物半導體層140、源極電極·漏極電極150以及保護層160。半導體裝置10底柵型晶體管。
基底層110配置在基板100上。柵極電極120配置在基底層110上。柵極絕緣層130配置在柵極電極120上以及基底層110上。氧化物半導體層140隔著柵極絕緣層130而與柵極電極120對置地配置。如圖1所示，俯視下，氧化物半導體層140的圖案形成在柵極電極120 的圖案的內側。
如圖3所示，柵極絕緣層130－1的膜厚比柵極絕緣層130－2的膜厚薄。柵極絕緣層130－1配置在沒有配置氧化物半導體層140以及源極電極·漏極電極150的區域，也就是說配置在從氧化物半導體層140以及源極電極·漏極電極150露出的區域。柵極絕緣層130－2配置在氧化物半導體層140下。如圖2所示，柵極絕緣層130－3的膜厚是與柵極絕緣層130－4的膜厚相同的膜厚。柵極絕緣層130－3配置在氧化物半導體層140下。柵極絕緣層130－4配置在源極電極·漏極電極150下。
如圖2所示，源極電極·漏極電極150配置在氧化物半導體層140上以及沒有配置氧化物半導體層140的柵極絕緣層130上。源極電極·漏極電極150與氧化物半導體層140連接。源極電極·漏極電極150具有相互隔開間隔而配置的一對電極，根據所施加的電壓，一方成為源極電極，另一方成為漏極電極。在此，上述一對電極的間隔對應于半導體裝置10的溝道長。此外，一對電極之間的氧化物半導體層140的膜厚比配置在源極電極·漏極電極150下的氧化物半導體層140的膜厚薄。
保護層160覆蓋柵極絕緣層130、氧化物半導體層140以及源極電極·漏極電極150。
作為基板100，能夠使用玻璃基板。此外，除了玻璃基板以外，還能夠使用石英基板、藍寶石基板、樹脂基板等具有透光性的絕緣基板。此外，在不是顯示裝置的集成電路的情況下，能夠使用硅基板、碳化硅基板、化合物半導體基板等半導體基板、不銹鋼基板等導電性基板等不具有透光性的基板。
作為基底層110，能夠使用能夠抑制來自基板100的雜質向氧化物半導體層140擴散的材料。例如，作為基底層110，能夠使用氮化硅(SiNx)、氧氮化硅(SiNxOy)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氮化鋁(AlNx)、氧氮化鋁(AlNxOy)、氧化鋁(AlOx)、氮氧化鋁(AlOxNy)等(x、y為任意的正的數值)。此外，也可以使用將這些膜層疊而成的構造。
在此，SiOxNy以及AlOxNy是含有比酸(O)少的量的氮(N)的硅化合物以及鋁化合物。此外，SiNxOy以及AlNxOy是含有比氮少的量的氧的硅化合物以及鋁化合物。
上述例示的基底層110既可以通過物理蒸鍍法(Physical Vapor Deposition：PVD法)來形成，也可以通過化學蒸鍍法(Chemical Vapor Deposition：CVD法)來形成。作為PVD法，能夠使用濺射法、真空蒸鍍法、電子束蒸鍍法、鍍層法及分子束外延(epitaxy)法等。此外，作為CVD法，能夠使用熱CVD法、等離子CVD法、催化劑CVD法(Cat(Catalytic)-CVD法或熱絲(hot wire)CVD法)等。
柵極電極120能夠使用一般的金屬材料或導電性半導體材料。例如，能夠使用鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、鋅(Zn)、鉬(Mo)、銦(In)、錫(Sn)、鉿(Hf)、鉭(Ta)、鎢(W)、鉑(Pt)、鉍(Bi)等。此外，也可以使用這些材料的合金。此外，也可以使用這些材料的氮化物。此外，也可以使用ITO(氧化銦錫)、IGO(氧化銦鎵)、IZO(氧化銦鋅)、GZO(鎵作為雜質被添加的氧化鋅)等導電性氧化物半導體。此外，也可以使用將這些膜層疊而成的構造。
作為柵極電極120而使用的材料優選使用以下材料：對將氧化物半導體用于溝道的半導體裝置的制造工序中的熱處理工序具有耐熱性、且具有增強型的功函數的材料，所述增強型在對柵極電極120施加了0V時晶體管截止。
柵極絕緣層130與基底層110同樣能夠使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等無機絕緣材料。柵極絕緣層130能夠通過與基底層110相同的方法形成。柵極絕緣層130能夠使用將這些絕緣層層疊而成的構造。柵極絕緣層130既可以是與基底層110相同的材料，也可以是不同的材料。
氧化物半導體層140能夠使用具有半導體的特性的氧化金屬。例如能夠使用包含銦(In)、鎵(Ga)、鋅(Zn)以及氧(O)的氧化物半導體。特別是，能夠使用具有In:Ga:Zn:O＝1:1:1:4的組成比的氧化物半導體。但是，在本發明中使用且包含In、Ga、Zn以及O的氧化物半導體不限定于上述的組成，也能夠使用與上述不同的組成的氧化物半 導體。例如，為了提高遷移率，也可以增大In的比率。此外，為了增大帶隙(bandgap)、減小因光照射導致的影響，也可以增大Ga的比率。
此外，也可以在包含In、Ga、Zn及O的氧化物半導體中添加其他元素，例如也可以添加Al、Sn等金屬元素。此外，除了上述氧化物半導體以外，還能夠使用氧化鋅(ZnO)、氧化鎳(NiO)、氧化錫(SnO2)、氧化鈦(TiO2)、氧化釩(VO2)、氧化銦(In2O3)、鈦酸鍶(SrTiO3)等。另外，氧化物半導體層140既可以是非晶的，也可以是結晶性的。此外，氧化物半導體層140也可以是非晶和結晶的混相(multiphase)。
在此，源極電極·漏極電極150與柵極電極120同樣能夠使用一般的金屬材料或導電性半導體材料。例如能夠將Al、Ti、Cr、Co、Ni、Zn、Mo、In、Sn、Hf、Ta、W，Pt、Bi等作為源極電極·漏極電極150來使用。也可以將這些材料的合金作為源極電極·漏極電極150來使用。也可以將這些材料的氮化物作為源極電極·漏極電極150來使用。也可以將ITO、IGO、IZO、GZO等導電性氧化物半導體作為源極電極·漏極電極150來使用。也可以將層疊這些膜而成的構造作為源極電極·漏極電極150來使用。作為源極電極·漏極電極150而使用的材料優選使用對將氧化物半導體用于溝道的半導體裝置的制造工序中的熱處理工序具有耐熱性、且與氧化物半導體層140的接觸電阻低的材料。在此，為了得到與氧化物半導體層140良好的電接觸，能夠使用功函數比氧化物半導體層140小的金屬材料。
保護層160與基底層110以及柵極絕緣層130同樣，能夠使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等無機絕緣材料。此外，能夠通過與基底層110相同的方法來形成。作為保護層160，除了上述的無機絕緣材料以外還能夠使用TEOS層、有機絕緣材料。
在此，所謂TEOS層是指將TEOS(Tetra Ethyl Ortho Silicate，正硅酸乙酯)作為原料的CVD層、具有將基底的階差緩和而平坦化的效果的膜。在此，基底層110以及柵極絕緣層130還能夠使用TEOS層。
此外，作為有機絕緣材料，能夠使用聚酰亞胺樹脂、丙烯酸樹脂、環氧樹脂、硅樹脂、氟樹脂、硅氧烷樹脂等。保護層160既可以將上述的材料以單層使用，也可以將上述材料層疊。例如，也可以使無機 絕緣材料以及有機絕緣材料層疊。
[半導體裝置10的制造方法]
使用圖4至圖13，參照A－A’截面圖以及B－B’截面圖對本發明的實施方式1的半導體裝置10的制造方法進行說明。圖4以及圖5是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的A－A’截面圖以及B－B’截面圖。如圖4以及圖5所示，在基板100上對基底層110以及柵極電極120進行成膜，通過光刻以及蝕刻形成圖1所示的柵極電極120的圖案。在此，柵極電極120的蝕刻優選在柵極電極120的蝕刻速率與基底層110的蝕刻速率之間的選擇比大的條件下進行處理。
圖6以及圖7是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的A－A’截面圖以及B－B’截面圖。如圖6以及圖7所示，在基底層110上以及柵極電極120上對柵極絕緣層130進行成膜。在此，根據需要，也可以在柵極絕緣層130設置開口部。
圖8以及圖9是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的A－A’截面圖以及B－B’截面圖。如圖8以及圖9所示，在柵極絕緣層130上對氧化物半導體層140進行成膜，通過光刻以及蝕刻，形成圖1所示的氧化物半導體層140的圖案。
氧化物半導體層140能夠使用濺射法來進行成膜。氧化物半導體層140的蝕刻既可以通過干式蝕刻來進行，也可以通過濕式蝕刻來進行。在通過濕式蝕刻對氧化物半導體層140進行蝕刻的情況下，可以使用包含草酸的蝕刻劑、包含磷酸的蝕刻劑、或包含氟酸的蝕刻劑。
圖10以及圖11是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的A－A’截面圖以及B－B’截面圖。如圖10以及圖11所示，在柵極絕緣層130上以及氧化物半導體層140上形成源極電極·漏極電極150，通過光刻以及蝕刻，形成圖1所示的源極電極·漏極電極150的圖案。
源極電極·漏極電極150的蝕刻可以使用利用了含有氯的氣體的 干式蝕刻。通過該干式蝕刻對源極電極·漏極電極150進行蝕刻，源極電極·漏極電極150的下層的氧化物半導體層140的一部分以及柵極絕緣層130的一部分露出。圖10以及圖11中，為了抑制產生源極電極·漏極電極150的蝕刻剩余，對通過干式蝕刻而露出的氧化物半導體層140進行半蝕刻。也就是說，將氧化物半導體層140蝕刻為，與配置在源極電極·漏極電極150下的氧化物半導體層140的膜厚相比，從源極電極·漏極電極150露出的氧化物半導體層140的膜厚薄。在此，被半蝕刻的氧化物半導體層140的膜厚沒有特別限定，與沒有被半蝕刻的區域的氧化物半導體層140的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。
作為在干式蝕刻中使用的氣體，可以將氯(Cl2)、三氯化硼(BCl3)、四氯化碳(CCl4)等的氣體單體使用或復合起來使用。此外，作為干式蝕刻，可以使用反應性離子蝕刻(Reactive Ion Etching；RIE)。例如，可以使用利用了混合Cl2以及BCl3而成的氣體的干式蝕刻。此外，作為干式蝕刻，可以使用RIE或利用上述的氣體的等離子處理。
在此，該干式蝕刻中，例如由SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等無機絕緣材料形成的柵極絕緣層130幾乎不被蝕刻，因此圖11所示的從氧化物半導體層140露出的區域132的柵極絕緣層130幾乎不被蝕刻。即使在通過該干式蝕刻而柵極絕緣層130被蝕刻的情況下，區域132的柵極絕緣層130的蝕刻量也比上述的氧化物半導體層140的蝕刻量少。
在此，區域132的柵極絕緣層130暴露于干式蝕刻氣氛中。換言之，區域132的柵極絕緣層130暴露于使用了含有氯的氣體的等離子體中。因此，在區域132的柵極絕緣層130表面附著含有氯的蝕刻生成物。或者從區域132的柵極絕緣層130的表面向一定的深度的區域打入氯原子、氯離子。在此，可以將上述的蝕刻生成物以及打入的氯原子、氯離子稱為氯雜質，氯雜質可以存在于柵極絕緣層130的表層。上述的氯雜質不限定于由源極電極·漏極電極150的干式蝕刻帶來的氯雜質，還有其他的通過使用了含有氯的氣體的等離子處理而生成的情況。
若上述的氯雜質與水反應則產生鹽酸。例如，若在圖10以及圖11所示的構造的狀態下將基板洗凈，則存在于區域132的柵極絕緣層130的氯雜質與水反應，產生鹽酸。在區域132中產生的鹽酸對從源極電極·漏極電極150露出的氧化物半導體層140進行蝕刻。此外，在基板從干式蝕刻等的真空裝置被放出到大氣中時，大氣中的水分與上述的氯雜質反應而產生鹽酸。此外，柵極絕緣層130或通過后面的工序形成在柵極絕緣層130上的保護層160的膜中包含的水分與上述的氯雜質反應而產生鹽酸。因此，為了防止鹽酸的產生，需要除去上述的氯雜質。
圖12以及圖13是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的A－A’截面圖以及B－B’截面圖。如圖12以及圖13所示，進行將存在于從氧化物半導體層140露出的區域132(參照圖11)的柵極絕緣層130的表層上的氯雜質除去的氯除去處理。
氯除去處理可以利用使用了含有氟的氣體的干式蝕刻。通過該干式蝕刻，殘存氯雜質的區域132的柵極絕緣層130、即從源極電極·漏極電極150以及氧化物半導體層140露出的柵極絕緣層130被半蝕刻。通過該干式蝕刻，能夠將存在于區域132的柵極絕緣層130的表層上的氯雜質除去。在此，被半蝕刻的柵極絕緣層130的膜厚沒有特別限定，與沒有被半蝕刻的區域的柵極絕緣層130的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。
在此，作為在氯除去處理中的干式蝕刻中使用的氣體，可以將四氟化碳(CF4)、三氟甲烷(CHF3)、氟利昂(C2F6)、六氟化硫(SF6)等氣體單體使用或復合起來使用。例如，可以利用使用了混合CF4以及CHF3而成的氣體的干式蝕刻。此外，作為干式蝕刻，可以利用RIE或使用上述的氣體的等離子處理。
在此，在氯除去處理中的干式蝕刻中，氧化物半導體層140幾乎不被蝕刻，因此圖12以及圖13所示的從源極電極·漏極電極150露出的區域142的氧化物半導體層140幾乎不被蝕刻。即使在通過氯除去處理中的干式蝕刻而氧化物半導體層140被蝕刻的情況下，區域142 的氧化物半導體層140的蝕刻量也比上述的柵極絕緣層130的蝕刻量少。
柵極絕緣層130的半蝕刻的深度可以根據存在氯雜質的位置(例如，SIMS分析中的氯原子的深度剖析)來決定。例如，在氯雜質附著于柵極絕緣層130的表面的情況下，通過干式蝕刻將氯雜質除去，即便較少只要柵極絕緣層130被蝕刻即可。另一方面，在距柵極絕緣層130的表面為一定的深度的區域中打入了氯原子或氯離子的情況下，優選的是，柵極絕緣層130蝕刻到氯原子或氯離子所打入的深度以上。
上述中，作為氯除去處理的方法而例示了使用含有氟的氣體的干式蝕刻，但不限定于該方法。例如，也可以通過使用不含有氯的氣體的干式蝕刻來進行氯除去處理。此外，除了干式蝕刻以外，也可以通過等離子處理、反濺射處理等方法來進行氯除去處理。此外，也可以通過使用了藥液的濕式蝕刻來進行氯除去處理。
在此，若氯雜質與水反應則產生鹽酸，因此在上述的源極電極·漏極電極150的干式蝕刻工序與氯除去處理工序之間也可以保持真空。通過在兩個工序之間保持真空，能夠抑制因大氣中的水分而產生鹽酸。
并且，在圖12以及圖13所示的基板的整個面對保護層160進行成膜。通過如上所述的制造工序，能夠形成本發明的實施方式1的半導體裝置10。
如以上那樣，根據本發明的實施方式1的半導體裝置10的制造方法，能夠通過使用了含有氯的氣體的等離子處理來除去在柵極絕緣層130的表層生成的氯雜質。因此，能夠抑制在之后的工序中產生鹽酸，因而能夠抑制氧化物半導體層140被蝕刻。結果，能夠得到可靠性高的半導體裝置。
〈實施方式2〉
使用圖14至圖16對本發明的一個實施方式的半導體裝置的概要進行說明。關于實施方式2的半導體裝置10A，說明液晶顯示裝置(Liquid Crystal Display Device：LCD)、顯示部中利用了有機EL元件或量子點等自發光元件(Organic Light－Emitting Diode：OLED)的自發光顯示裝置、或電子紙等反射型顯示裝置的各像素或驅動電路中使 用的半導體裝置。
[半導體裝置10A的構造]
圖14是表示本發明的一個實施方式的半導體裝置的概要的俯視圖。此外，圖15是表示本發明的一個實施方式的半導體裝置的概要的C－C’截面圖。此外，圖16是表示本發明的一個實施方式的半導體裝置的概要的D－D’截面圖。如圖14至如圖16所示，半導體裝置10A具有基板100A、基底層110A、源極電極·漏極電極150A、氧化物半導體層140A、柵極絕緣層130A、柵極電極120A以及保護層160A。半導體裝置10A是頂柵型晶體管。
基底層110A配置在基板100A上。源極電極·漏極電極150A配置在基底層110A上，設有開口部152A。氧化物半導體層140A配置在位于開口部152A的底部的基底層110A上以及源極電極·漏極電極150A上。換言之，可以說氧化物半導體層140A配置在從源極電極·漏極電極150A露出的基底層110A上，與源極電極·漏極電極150A連接。
柵極絕緣層130A配置在氧化物半導體層140A上以及源極電極·漏極電極150A上。柵極電極120A隔著柵極絕緣層130A而與氧化物半導體層140A對置地配置。如圖14所示，在俯視下，柵極電極120A覆蓋氧化物半導體層140A。也就是說，氧化物半導體層140A的圖案形成在柵極電極120A的圖案的內側。
如圖15以及圖16所示，沒有配置源極電極·漏極電極150A的區域、即從源極電極·漏極電極150A露出而與氧化物半導體層140A接觸的基底層110A－1的膜厚比源極電極·漏極電極150A下的基底層110A－2的膜厚薄。
源極電極·漏極電極150A具有相互隔開間隔而配置的一對電極，根據所施加的電壓，一方成為源極電極，另一方成為漏極電極。在此，上述的一對電極的間隔對應于半導體裝置10A的溝道長。
保護層160A覆蓋柵極電極120A以及柵極絕緣層130A。
在此，基板100A、基底層110A、柵極電極120A、柵極絕緣層130A、氧化物半導體層140A、源極電極·漏極電極150A以及保護層160A可 以使用與實施方式1的半導體裝置10相同的材料。
[半導體裝置10A的制造方法]
使用圖17至圖26，參照C－C’截面圖以及D－D’截面圖對本發明的實施方式2的半導體裝置10A的制造方法進行說明。圖17以及圖18是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的C－C’截面圖以及D－D’截面圖。如圖17以及圖18所示，在基板100A上對基底層110A以及源極電極·漏極電極150A進行成膜，通過光刻以及蝕刻形成圖14所示的源極電極·漏極電極150A的圖案。在此，源極電極·漏極電極150A的蝕刻優選在源極電極·漏極電極150A的蝕刻速率與基底層110A的蝕刻速率之間的選擇比大的條件下進行處理。
源極電極·漏極電極150A的蝕刻可以利用使用了含有氯的氣體的干式蝕刻。通過該干式蝕刻，源極電極·漏極電極150A被蝕刻，源極電極·漏極電極150A的下層的基底層110A的一部分露出。在此，為了抑制發生源極電極·漏極電極150A的蝕刻剩余，優選進行過蝕刻(over etching)，直到通過干式蝕刻，基底層110A完全露出。
作為干式蝕刻中使用的氣體，可以將Cl2、BCl3、CCl4等氣體單體使用或復合起來使用。此外，作為干式蝕刻，可以利用RIE。例如，可以利用使用了混合Cl2以及BCl3而成的氣體的干式蝕刻。此外，作為干式蝕刻，可以利用RIE或使用上述的氣體的等離子處理。
在此，該干式蝕刻中，例如由SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等無機絕緣材料形成的基底層110A幾乎不被蝕刻，因此圖17以及圖18所示的從源極電極·漏極電極150A露出的區域112A、114A的基底層110A幾乎不被蝕刻。
在此，區域112A、114A的基底層110A暴露于干式蝕刻氣氛中。換言之，區域112A、114A的基底層110A暴露于使用了含有氯的氣體的等離子體中。因此，氯雜質附著或被打入到基底層110A的表層。上述的氯雜質不限定于由源極電極·漏極電極150的干式蝕刻帶來的氯雜質，還有其他通過使用含有氯的氣體的等離子處理而生成的情況。
若上述的氯雜質與水反應則產生鹽酸。例如，若在圖17以及圖18 所示的構造的狀態下將基板洗凈，則存在于區域112A、114A的基底層110A上的氯雜質與水反應，產生鹽酸。或者，在之后的工序中形成在區域112A、114A的基底層110A上的氧化物半導體層140A中包含的水分與氯雜質反應而產生鹽酸。在此，若產生鹽酸，則配置在區域112A、114A上的氧化物半導體層140A被蝕刻。因此，為了防止鹽酸的產生，需要將上述的氯雜質除去。
圖19以及圖20是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的C－C’截面圖以及D－D’截面圖。如圖19以及圖20所示，進行將存在于區域112A、114A的基底層110A的氯雜質除去的氯除去處理。
氯除去處理可以利用使用了含有氟的氣體的干式蝕刻。通過該干式蝕刻，殘存氯雜質的區域112A、114A的基底層110A、即從源極電極·漏極電極150A露出的基底層110A被半蝕刻。通過該干式蝕刻，能夠將存在于區域112A、114A的基底層110A的表層上的氯雜質除去。在此，被半蝕刻的基底層110A的膜厚沒有特別限定，與沒有被半蝕刻的區域的基底層110A的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。
在此，作為在氯除去處理中的干式蝕刻中使用的氣體，可以將CF4、CHF3、C2F6、SF6等氣體單體使用或復合起來使用。例如，可以利用使用了混合CF4以及CHF3而成的氣體的干式蝕刻。此外，作為干式蝕刻，可以利用RIE或使用上述的氣體的等離子處理。
基底層110A的半蝕刻的深度能夠根據氯雜質存在的位置來決定。例如，在氯雜質附著于基底層110A的表面的情況下，通過干式蝕刻將氯雜質除去，即便較少只要基底層110A被蝕刻即可。另一方面，在距基底層110A的表面為一定的深度的區域打入了氯原子或氯離子的情況下，基底層110A優選的是蝕刻到氯原子或氯離子所打入的深度以上。
上述中，作為氯除去處理的方法而例示了使用含有氟的氣體的干式蝕刻，但不限定于該方法。例如，也可以通過使用不含有氯的氣體的干式蝕刻來進行氯除去處理。此外，除了干式蝕刻以外，也可以通過等離子處理、反濺射處理等方法來進行氯除去處理。此外，也可以 通過使用藥液的濕式蝕刻來進行氯除去處理。
在此，若氯雜質與水反應則產生鹽酸，因此在上述的源極電極·漏極電極150A的干式蝕刻工序與氯除去處理工序之間也可以保持真空。通過在兩個工序間保持真空，能夠抑制因大氣中的水分而產生鹽酸。
圖21以及圖22是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的C－C’截面圖以及D－D’截面圖。如圖21以及圖22所示，在基底層110A上以及源極電極·漏極電極150A上對氧化物半導體層140A進行成膜，通過光刻以及蝕刻形成圖14所示的氧化物半導體層140A的圖案。
氧化物半導體層140A能夠使用濺射法來成膜。氧化物半導體層140A的蝕刻既可以通過干式蝕刻來進行，也可以通過濕式蝕刻來進行。在通過濕式蝕刻對氧化物半導體層140A進行蝕刻的情況下，可以使用包含草酸的蝕刻劑、包含磷酸的蝕刻劑、或包含氟酸的蝕刻劑。
圖23以及圖24是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的C－C’截面圖以及D－D’截面圖。如圖23以及圖24所示，在源極電極·漏極電極150A上以及氧化物半導體層140A上對柵極絕緣層130A進行成膜。在此，根據需要，也可以在柵極絕緣層130A設置開口部。
圖25以及圖26是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的C－C’截面圖以及D－D’截面圖。如圖25以及圖26所示，在柵極絕緣層130A上對柵極電極120A進行成膜，通過光刻以及蝕刻，形成圖14所示的柵極電極120A的圖案。在此，柵極電極120A的蝕刻優選在柵極電極120A的蝕刻速率與柵極絕緣層130A的蝕刻速率之間的選擇比大的條件下進行處理。
并且，在圖25以及圖26所示的基板的整個面對保護層160A進行成膜。通過如上所述的制造工序，能夠形成本發明的實施方式2的半導體裝置10A。
如以上那樣，根據本發明的實施方式2的半導體裝置10A的制造方法，能夠通過使用含有氯的氣體的等離子處理來除去在基底層110A的表層生成的氯雜質。因此，能夠抑制在之后的工序中產生鹽酸，因 而能夠抑制氧化物半導體層140A被蝕刻。結果，能夠得到可靠性高的半導體裝置。
〈實施方式3〉
使用圖27以及圖28對本發明的一個實施方式的半導體裝置的概要進行說明。關于實施方式3的半導體裝置10B，說明液晶顯示裝置(Liquid Crystal Display Device：LCD)、顯示部中利用了有機EL元件或量子點等自發光元件(Organic Light－Emitting Diode：OLED)的自發光顯示裝置、或電子紙等反射型顯示裝置的各像素或驅動電路中使用的半導體裝置。
[半導體裝置10B的構造]
半導體裝置10B的俯視圖與實施方式2的半導體裝置10A的俯視圖(圖14)相同，因此參照圖14進行說明。圖27是表示本發明的一個實施方式的半導體裝置的概要的C－C’截面圖。圖28是表示本發明的一個實施方式的半導體裝置的概要的D－D’截面圖。如圖27以及圖28所示，半導體裝置10B具有基板100B、基底層110B、氧化物半導體層140B、源極電極·漏極電極150B、柵極絕緣層130B、柵極電極120B以及保護層160B。半導體裝置10B是頂柵型晶體管。
基底層110B配置在基板100B上。氧化物半導體層140B配置在基底層110B上。源極電極·漏極電極150B配置在氧化物半導體層140B上，被構圖為將氧化物半導體層140B的一部分露出。在此，從氧化物半導體層140B露出的區域的基底層110B－1的膜厚比在上方配置有氧化物半導體層140B或源極電極·漏極電極150B的區域的基底層110B－2的膜厚薄。此外，從源極電極·漏極電極150B露出的區域的氧化物半導體層140B－1的膜厚比在上方配置有源極電極·漏極電極150B的區域的氧化物半導體層140B－2的膜厚薄。
柵極絕緣層130B配置在氧化物半導體層140B上以及源極電極·漏極電極150B上。柵極電極120B隔著柵極絕緣層130B而與氧化物半導體層140B對置地配置。在此，與圖14同樣，在俯視下，柵極電極120B配置成覆蓋氧化物半導體層140B。也就是說，氧化物半導體層140B的圖案形成在柵極電極120B的圖案的內側。
源極電極·漏極電極150B具有相互隔開間隔而配置的一對電極，根據所施加的電壓，一方成為源極電極，另一方成為漏極電極。在此，上述一對電極的間隔對應于半導體裝置10B的溝道長。
保護層160B覆蓋柵極電極120B以及柵極絕緣層130B。
在此，基板100B、基底層110B、柵極電極120B、柵極絕緣層130B、氧化物半導體層140B、源極電極·漏極電極150B以及保護層160B可以使用與實施方式1的半導體裝置10相同的材料。
[半導體裝置10B的制造方法]
使用圖29至圖38，參照C－C’截面圖以及D－D’截面圖對本發明的實施方式3的半導體裝置10B的制造方法進行說明。圖29以及圖30是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成氧化物半導體層的工序的C－C’截面圖以及D－D’截面圖。如圖29以及圖30所示，在基板100B上對基底層110B以及氧化物半導體層140B進行成膜，通過光刻以及蝕刻，形成與圖14相同的氧化物半導體層140B的圖案。
氧化物半導體層140B可以使用濺射法來成膜。氧化物半導體層140B的蝕刻既可以通過干式蝕刻來進行，也可以通過濕式蝕刻來進行。在通過濕式蝕刻對氧化物半導體層140B進行蝕刻的情況下，可以使用包含草酸的蝕刻劑、包含磷酸的蝕刻劑、或包含氟酸的蝕刻劑。
圖31以及圖32是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成源極電極·漏極電極的工序的C－C’截面圖以及D－D’截面圖。如圖31以及圖32所示，在基底層110B上以及氧化物半導體層140B上形成源極電極·漏極電極150B，通過光刻以及蝕刻，形成與圖14相同的源極電極·漏極電極150B的圖案。
源極電極·漏極電極150B的蝕刻可以利用使用了含有氯的氣體的干式蝕刻。通過該干式蝕刻，源極電極·漏極電極150B被蝕刻，源極電極·漏極電極150B的下層的氧化物半導體層140B的一部分以及基底層110B的一部分露出。在此，為了抑制發生源極電極·漏極電極150A的蝕刻剩余，將通過干式蝕刻而露出的氧化物半導體層140B進行半蝕刻。也就是說，氧化物半導體層140B被蝕刻為從源極電極·漏極電極 150B露出的氧化物半導體層140B－1的膜厚比配置在源極電極·漏極電極150B下的氧化物半導體層140B－2的膜厚薄。在此，被半蝕刻的氧化物半導體層140B的膜厚沒有特別限定，與沒有被半蝕刻的區域的氧化物半導體層140B的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。
作為在干式蝕刻中使用的氣體，可以將Cl2、BCl3、CCl4等氣體單體使用或復合起來使用。此外，作為干式蝕刻，可以利用RIE。例如，可以利用使用了混合Cl2以及BCl3而成的氣體的干式蝕刻。此外，作為干式蝕刻，可以利用RIE或使用了上述的氣體的等離子處理。
在此，該干式蝕刻中，例如由SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等無機絕緣材料形成的基底層110B幾乎不被蝕刻，因此從圖32所示的源極電極·漏極電極150B以及氧化物半導體層140B露出的區域114B的基底層110B幾乎不被蝕刻。
在此，區域114B的基底層110B暴露于干式蝕刻氣氛中。換言之，區域114B的基底層110B暴露于使用了含有氯的氣體的等離子體中。因此，氯雜質附著或打入到基底層110B的表層。上述的氯雜質不限定于由源極電極·漏極電極150B的干式蝕刻帶來的氯雜質，還有其他通過使用含有氯的氣體的等離子處理而生成的情況。
若上述的氯雜質與水反應則產生鹽酸。例如，若在圖31以及圖32所示的構造的狀態下將基板洗凈，則存在于區域114B的基底層110B上的氯雜質與水反應，產生鹽酸。或者，在之后的工序中形成在區域114B的基底層110B上的氧化物半導體層140B中包含的水分與氯雜質反應而產生鹽酸。在此，若產生鹽酸，則配置在區域114B上的氧化物半導體層140B被蝕刻。因此，為了防止鹽酸的產生，需要將上述的氯雜質除去。
圖33以及圖34是表示在本發明的一個實施方式的半導體裝置的制造方法中，進行將氯雜質除去的氯除去處理的工序的C－C’截面圖以及D－D’截面圖。如圖33以及圖34所示，進行將存在于區域114B的基底層110B上的氯雜質除去的氯除去處理。
氯除去處理可以利用使用了含有氟的氣體的干式蝕刻。通過該干 式蝕刻，殘存氯雜質的區域114B的基底層110B、即從源極電極·漏極電極150B以及氧化物半導體層140B露出的基底層110B被半蝕刻。通過該干式蝕刻，能夠將存在于區域114B的基底層110B的表層上的氯雜質除去。在此，被半蝕刻的基底層110B－1的膜厚沒有特別限定，與沒有被半蝕刻的區域的基底層110B－2的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。
在此，作為在氯除去處理中的干式蝕刻中使用的氣體，可以將CF4、CHF3、C2F6、SF6等氣體單體使用或復合起來使用。例如，可以利用使用將CF4以及CHF3混合的氣體的干式蝕刻。此外，作為干式蝕刻，可以利用RIE或使用上述的氣體的等離子處理。
基底層110B的半蝕刻的深度可以根據氯雜質存在的位置來決定。例如，在氯雜質附著在基底層110B的表面的情況下，通過干式蝕刻將氯雜質蝕刻，即便較少只要基底層110B被蝕刻即可。另一方面，在距基底層110B的表面為一定的深度的區域中打入了氯原子或氯離子的情況下，基底層110B優選的是蝕刻到氯原子或氯離子所打入的深度以上。
上述中，作為氯除去處理的方法而例示了使用含有氟的氣體的干式蝕刻，但不限定于該方法。例如，也可以通過使用不含有氯的氣體的干式蝕刻來進行氯除去處理。此外，除了干式蝕刻以外，也可以通過等離子處理、反濺射處理等方法來進行氯除去處理。此外，也可以通過使用了藥液的濕式蝕刻來進行氯除去處理。
在此，若氯雜質與水反應則產生鹽酸，因此在上述的源極電極·漏極電極150B的干式蝕刻工序與氯除去處理工序之間也可以保持真空。通過在兩個工序間保持真空，能夠抑制因大氣中的水分而產生鹽酸。
圖35以及圖36是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極絕緣層的工序的C－C’截面圖以及D－D’截面圖。如圖35以及圖36所示，在源極電極·漏極電極150B上以及氧化物半導體層140B上對柵極絕緣層130B進行成膜。在此，根據需要，也可以在柵極絕緣層130B設置開口部。
圖37以及圖38是表示在本發明的一個實施方式的半導體裝置的制造方法中，形成柵極電極的工序的C－C’截面圖以及D－D’截面 圖。如圖37以及圖38所示，在柵極絕緣層130B上對柵極電極120B進行成膜，通過光刻以及蝕刻，形成與圖14相同的柵極電極120B的圖案。在此，柵極電極120B的蝕刻優選的是在柵極電極120B的蝕刻速率與柵極絕緣層130B的蝕刻速率之間的選擇比大的條件下進行處理。
并且，在圖37以及圖38所示的基板的整個面對保護層160B進行成膜。通過如上所述的制造工序，能夠形成本發明的實施方式3的半導體裝置10B。
如以上那樣，根據本發明的實施方式3的半導體裝置10B的制造方法，能夠通過使用含有氯的氣體的等離子處理來除去在基底層110B的表層生成的氯雜質。因此，能夠抑制在之后的工序中產生鹽酸，因此能夠抑制氧化物半導體層140B被蝕刻。結果，能夠得到可靠性高的半導體裝置。
【實施例】
以下，制作本發明的實施方式1以及實施方式2的半導體裝置(實施例)及其比較例的半導體裝置，說明附著或打入了氯雜質的絕緣層的雜質評價、晶體管特性的由光照射引起的特性變動評價以及光學顯微鏡評價的結果。
[雜質評價]
制作了用于再現實施方式1中的區域132的柵極絕緣層130(參照圖11)以及實施方式2中的區域112A、114A的基底層110A(參照圖17以及圖18)的狀態的試驗樣品。對于試驗樣品，使用飛行時間型二次離子質量分析法(Time－of－Flight Secondary Ion Mass Spectrometry；ToF－SIMS)，進行了試驗樣品的深度方向的雜質評價。
圖39以及圖40是表示本發明的實施例以及比較例的試驗樣品制作方法的圖。首先如圖39A所示，在硅基板200上，作為相當于基底層的絕緣層210而形成約500nm的SiOx。接著，如圖39B所示，對絕緣層210表面，作為使用含有氯的氣體的干式蝕刻而進行了使用混合Cl2以及BCl3而成的氣體的干式蝕刻(氯蝕刻220)。在此，絕緣層210幾乎沒有被氯蝕刻220蝕刻。接著，如圖39C所示，對打入了氯雜質的絕緣層210，作為使用了含有氟的氣體的干式蝕刻而進行使用了混合 CF4、CHF3以及Ar而成的氣體的干式蝕刻(氟蝕刻230)。在此，絕緣層210通過氟蝕刻230被蝕刻約50nm。
在此，氯蝕刻220以及氟蝕刻230在以下的條件下處理。
[氯蝕刻220的條件]
·蝕刻方式：ECR(電子回旋共振，Electron Cyclotron Resonance)方式
·工藝氣體：Cl2/BCl3＝90/60sccm
·腔室壓力：20mTorr
·腔室溫度：40℃
·偏置功率：50W
·電流值：400mA
[氟蝕刻230的條件]
·蝕刻方式：平行平板方式
·工藝氣體：CF4/CHF3/Ar＝60/20/300sccm
·腔室壓力：2Torr
·腔室溫度：25℃
·RF功率：200W
·電極間的間隙：10mm
在此，對實施例的樣品進行氟蝕刻230，但對比較例的樣品不進行氟蝕刻230。也就是說，實施例的樣品與比較例的樣品的差異為制造方法中的氟蝕刻230的有無。
接著，如圖40A所示，在絕緣層210上作為氧化物半導體層240而通過濺射法成膜了約80nm的IGZO。在此，作為IGZO，使用具有In:Ga:Zn:O＝1:1:1:4的組成比的IGZO靶材。接著，如圖40B所示，在氧化物半導體層240上作為保護層250而形成約200nm的SiOx。對于圖40B所示的構造的樣品，從樣品的上方(形成有保護層250的一側)通過ToF－SIMS分析進行了分析。
圖41以及圖42是表示使用本發明的實施例以及比較例的樣品而評價出的ToF－SIMS分析結果。圖41以及圖42中，絕緣層210被記為UC－SiOx，氧化物半導體層240被記為IGZO，保護層250被記為Cap－ SiOx。此外，將氯濃度(Cl濃度)用實線表示，將氧化鎵濃度(GaO濃度)用虛線表示，將硅濃度(Si濃度)用空心線表示。如圖41所示可以確認：實施例樣品中，UC－SiOx、IGZO、Cap－SiOx的膜中、以及這些膜界面的Cl濃度分布沒有示出特別的濃度梯度，而是大致一定的Cl濃度。
另一方面，如圖42所示可以確認：比較例樣品中，UC－SiOx與IGZO之間的界面附近、以及IGZO與Cap－SiOx之間的界面附近的Cl濃度比各薄膜中高。此外，可以確認：上述的兩界面附近的Cl濃度比實施例樣品高約1個數量級。也就是說，在比較例樣品中，在氯蝕刻220的處理中被打入到UC－SiOx的表層的氯雜質沒有被除去，而是積存(pile up)在各薄膜的界面。另一方面，在實施例樣品中，被打入到UC－SiOx的表層的氯雜質通過氟蝕刻230而被除去。
在此，可以認為：IGZO與Cap－SiOx之間的界面附近的氯雜質的積存是原來存在于UC－SiOx與IGZO之間的界面附近的氯雜質通過由Cap－SiOx的成膜帶來的熱而擴散、并捕獲在IGZO與Cap－SiOx間的界面附近的結果。根據該結果，可以認為氯雜質通過熱而擴散并積存在各薄膜層的界面。
[晶體管的特性變動評價]
制作實施方式1的半導體裝置10(實施例)及其比較例的半導體裝置。關于這些半導體裝置，對被光照射的條件下的晶體管特性和不被光照射的條件下的晶體管特性進行了評價。在此，比較例的半導體裝置是通過在半導體裝置10的制造方法中省略氯除去處理的方法而制作的。
在此制作的半導體裝置的溝道長(L)以及溝道寬度(W)是L/W＝6.0/6.0μm。也就是說，圖1中的源極電極·漏極電極150的一對電極的間隔以及源極電極·漏極電極150的寬度均為6.0μm。晶體管特性的評價是通過將漏極電壓VD固定在10V、將柵極電壓VG從－20V至+20V進行掃描而測定漏極電流ID來得到ID－VG特性的評價。晶體管特性評價時的溫度是85℃。此外，關于晶體管特性，在暗室進行，關于光照射，從保護層160側對半導體裝置的上方、即從源極電極·漏極電極150露出的氧化物半導體層140進行了光照射。作為照射光，使用7000勒克斯(lux)的白色LED。
圖43以及圖44是表示使用本發明的實施例以及比較例的樣品而制作出的晶體管的可靠性試驗結果的圖。圖43以及圖44中，將不進行光照射而評價的晶體管特性(Dark特性)用實線表示，將進行光照射而評價的晶體管特性(Photo特性)用空心線表示。如圖43所示，實施例樣品中，幾乎沒有Dark特性與Photo特性的差異。另一方面，如圖44所示，比較例樣品中，與Dark特性相比，Photo特性的漏極電流ID的上升向柵極電壓VG的負側偏移，漏極電流ID的上升也平穩。也就是說可以認為，比較例樣品中，溝道的氧化物半導體層中產生缺陷，相對于此，實施例樣品中溝道的氧化物半導體層的缺陷產生得到了抑制。
[光學顯微鏡評價]
制作實施方式2的半導體裝置10A(實施例)及其比較例的半導體裝置。對于這些半導體裝置，通過光學顯微鏡進行了形狀評價。在此，比較例的半導體裝置是通過在半導體裝置10A的制造方法中省略氯除去處理的方法來制作的。
圖45是表示使用本發明的實施例的樣品來制作的晶體管的光學顯微鏡照片的圖。圖46是表示圖45的E－E’的截面示意圖的圖。圖47是表示使用本發明的比較例的樣品來制作的晶體管的光學顯微鏡照片圖。圖48是表示圖47的E－E’的截面示意圖的圖。
對圖45所示的實施例和圖47所示的比較例進行比較，實施例中沒有確認到特別的氧化物半導體層140A的形狀異常，但比較例中確認到在基底層110A與氧化物半導體層140A接觸的區域145A中發生了形狀異常。更具體地說比較例中在區域145A中確認到斑點149A。確認到該斑點149A的原因是，在圖48的區域145A中，氧化物半導體層140A被蝕刻而形成了空洞。
圖49是表示使用本發明的實施例的樣品來制作的晶體管的光學顯微鏡照片的圖。圖50是表示圖49的F－F’的截面示意圖的圖。圖51是表示使用本發明的比較例的樣品而制作出的晶體管的光學顯微鏡照片的圖。圖52是表示圖51的F－F’的截面示意圖的圖。
對圖49所示的實施例與圖51所示的比較例進行比較，實施例中沒有確認到特別的氧化物半導體層140A的形狀異常，但比較例中確認到在基 底層110A與氧化物半導體層140A、以及氧化物半導體層140A與柵極絕緣層130A接觸的區域147A中發生了形狀異常。若更具體地說明，則比較例中在區域147A中確認到斑點149A。可以認為該斑點149A的原因是，在圖52的區域147A中，氧化物半導體層140A被蝕刻而形成了空洞。
根據以上結果可以確認，實施例與比較例相比，沒有各薄膜的界面處的氯雜質的積存，由光照射的有無帶來的晶體管特性的變動較小，不發生形狀異常。也就是說，實施例得到了與比較例相比可靠性高的半導體裝置。
另外，本發明不限于上述的實施方式，在不脫離主旨的范圍內能夠進行適當變更。
附圖標記說明
10：半導體裝置
100：基板
110：基底層
112、114、132、142、145、147：區域
120：柵極電極
130：柵極絕緣層
140、240：氧化物半導體層
149：斑點
150：漏極電極
152：開口部
160、250：保護層
200：硅基板
210：絕緣層
220：氯蝕刻
230：氟蝕刻。
- 還沒有人留言評論。精彩留言會獲得點贊！