本申請要求2015年9月2日提交的申請號為10-2015-0124370的韓國專利申請的優先權,其全部公開內容通過引用整體地并入本文。
技術領域
本公開涉及半導體器件及其制造方法,具體地說,涉及包括三維布置的存儲單元的半導體器件及其制造方法。
背景技術:
半導體器件可以包括存儲塊。存儲塊每個可以包括將數據儲存在其中的存儲單元。為了提高存儲單元的集成度,存儲單元可以具有三維布置。關于這一點,存儲塊層疊可以包括交替的垂直層間絕緣膜和導電圖案。另外,存儲單元分別連接到導電圖案。
為了提高形成存儲塊層疊的存儲單元的集成度,存儲塊層疊可以具有增加數目的交替的垂直層間絕緣膜和導電圖案。在這種情況下,隨著層疊的高度增加,需要用于存儲塊層疊的穩定劃分。
技術實現要素:
本公開可以提供一種半導體器件及其制造方法。包括在半導體器件中的存儲塊層疊具有提高的集成度并且以穩定的方式被劃分。
在本公開的一個方面中,提供了一種半導體器件,包括:塊分隔器,包括半導體膜和多層絕緣膜,其中,多層絕緣膜圍繞半導體膜;存儲塊層疊,通過塊分隔器彼此分開,每個存儲塊層疊包括交替地層疊的層間絕緣膜和導電圖案,其中,導電圖案耦接到存儲單元;以及通道結構,穿過存儲塊層疊并且電耦接到存儲單元。
在本公開的一個方面中,提供了一種制造半導體器件的方法,包括:形成包括交替地層疊的第一材料膜和第二材料膜的第一垂直層疊,其中,第一垂直層疊通過第一保護圖案劃分為存儲塊并圍繞第二保護圖案;在第一垂直層疊上形成包括交替地層疊的第三材料膜和第四材料膜的第二垂直層疊,其中,第二垂直層疊通過上塊狹縫劃分為存儲塊,其中,上塊狹縫垂直地穿過第二垂直層疊以暴露第一保護圖案,其中,上通道孔穿過第二垂直層疊以暴露第二保護圖案;經由上塊狹縫和上通道孔除去第一保護圖案和第二保 護圖案,以分別形成第一空間和第二空間;填充上塊狹縫和第一空間以形成塊分隔器;以及填充上通道孔和第二空間以形成通道結構,其中,基本上同時執行填充上塊狹縫和第一空間的步驟以及填充上通道孔和第二空間的步驟。
附圖說明
圖1A至圖1C分別示出了根據本公開的實施例的半導體器件。
圖2A至圖9是示出了根據本公開的實施例的制造半導體器件的方法的相應的俯視圖和截面圖。
圖10示出了根據一個實施例的存儲系統的框圖。
圖11示出了根據本公開的一個實施方式的計算系統的構造框圖。
具體實施方式
各種實施例的示例在附圖中被示出并且在下面被進一步描述。將理解的是,在本文中的討論不意在將權利要求限制到所描述的特定實施例。相反地,它意在覆蓋可以包括在如所附權利要求所限定的本公開的精神和范圍內的替換例、變型以及等效例。
將參考附圖更詳細地描述示例實施例。然而,本公開可以以各種不同的形式來實施,并且不應該理解為僅僅限于本文所示出的實施例。確切地說,提供這些實施例作為示例使得本公開將是全面的和完整的,這些實施例將向本領域技術人員充分地傳達本公開的方面和特征。
將理解的是,盡管在本文中可以使用術語“第一”、“第二”、“第三”等來描述各種元件、組件、區域、層和/或部分,但是這些元件、組件、區域、層和/或部分不應該被這些術語所限制。這些術語用于將一個元件、組件、區域、層或部分與另一個元件、組件、區域、層或部分區分開。因此,在不脫離本公開的精神和范圍的情況下,以下描述的第一元件、組件、區域、層或部分可以稱為第二元件、組件、區域、層或部分。
將理解的是,在元件或層被稱為“連接到”或“耦接到”另一元件或層時,它可以直接在所述另一元件或層上,直接連接到或耦接到所述另一元件或層,或者可以存在一個或更多個中間元件或層。此外,也將理解的是,在元件或層被稱為“在”兩個元件或層“之間”時,它可以是該兩個元件或層之間的唯一元件,或者也可以存在一個或更多個中間元件或層。
本文所使用的術語僅僅是出于描述特定實施例的目的,而不意圖限制本公開。如本 文所使用的,除非上下文另外清楚地指出,否則單數形式也意圖包括復數形式。將進一步理解的是,當在本說明書中使用時,術語“包含”、“包括”及其變型具體說明存在所述特征、整體、操作、元件和/或組件,但不排除存在或添加一個或更多個其他特征、整體、操作、元件、組件和/或它們的組。如在本文中所使用的,術語“和/或”包括一個或更多個相關所列項目的任意和所有組合。當在一列元件之前時,諸如“...中的至少一個(種)”可以修飾整列元件,而可以不修飾該列中的單個元件。
除非另外限定,否則在本文中使用的所有術語(包括技術術語和科學術語)具有與本發明構思所屬領域的技術人員通常所理解的含義相同的含義。將進一步理解的是,術語(諸如在通用字典中定義的那些術語)應該被解釋為具有與它們在相關技術的背景中的含義一致的含義,并且將不以理想化或過分正式的意義來解釋,除非在本文中這樣清楚地限定。
在以下描述中,闡述了大量的具體細節以提供對本公開的全面理解。本公開可以在沒有這些具體細節中的某些或全部的情況下實踐。在其他情況下,沒有詳細地描述已知的工藝結構和/或工藝,以便不會不必要地使本公開模糊。
在下文中,將參考附圖詳細地描述本公開的各種實施例。
圖1A至圖1C分別示出了根據本公開的一個實施例的半導體器件。更具體地說,圖1A是根據本公開的一個實施例的半導體器件的透視圖。圖1B是圖1A中的“A”區域的放大截面圖。圖1C是圖1A中的“B”區域的放大截面圖。
參考圖1A,根據本公開的一個實施例的半導體器件可以包括存儲塊層疊MB和管柵PG,管柵PG設置在存儲塊層疊MB下面。每個存儲塊層疊MB和管柵PG可以被通道結構CH1、CH2穿過。
每個存儲塊層疊MB均可以包括層間絕緣膜ILD和導電圖案CP的垂直交替件。兩個相鄰的存儲塊層疊MB可以經由塊分隔器BI彼此分離。塊分隔器BI可以包括第一多層絕緣膜MIL1和由第一多層絕緣膜MIL1圍繞的浮置通道結構FCH。第一多層絕緣膜MIL1可以包括第一膜、第二膜和第三膜的層疊。第一膜可以包括與隧道絕緣膜相同的材料。第二膜可以包括與數據儲存膜相同的材料。第三膜可以包括與阻擋絕緣膜相同的材料。以下參考圖1B詳細地描述第一多層絕緣膜MIL1和浮置通道結構FCH。
線分隔器LI垂直地穿過每個存儲塊層疊MB的層間絕緣膜ILD和導電圖案CP。線分隔器LI可以限定每個存儲塊層疊MB的層間絕緣膜ILD和導電圖案CP的布置。線分隔器LI可以將每個存儲塊層疊MB的層間絕緣膜ILD和導電圖案CP劃分為源極 側層疊ST_S和漏極側層疊ST_D。
線分隔器LI在構造上可以與塊分隔器BI不同。塊分隔器BI可以包括比線分隔器LI更大數目的膜。更具體地說,塊分隔器BI可以包括多層膜。線分隔器LI可以由單個絕緣材料制成。在一個示例中,線分隔器LI可以由氧化膜制成。
管柵PG可以設置在源極側層疊ST_S、漏極側層疊ST_D和線分隔器LI下面。管分割絕緣膜PI可以垂直地穿過管柵PG。管分割絕緣膜PI可以設計為具有與塊分隔器BI相同的布置,以便以存儲塊為基礎來劃分管柵PG。管分割絕緣膜PI可以設置在塊分隔器BI之下。換句話說,塊分隔器BI可以與管分割絕緣膜PI疊置。
通道結構CH1、CH2每個可以由與塊分隔器BI的浮置通道結構FCH相同的材料膜制成。以下參考圖1B和圖1C描述關于通道結構CH1、CH2以及浮置通道結構FCH的材料。通道結構CH1、CH2每個可以由第二多層絕緣膜MIL2或第三多層絕緣膜MIL3圍繞。第二多層絕緣膜MIL2和第三多層絕緣膜MIL3中的每個可以包括數據儲存膜,并且可以由與第一多層絕緣膜MIL1相同的材料膜制成。隨后可以參考圖1C描述關于第二多層絕緣膜MIL2和第三多層絕緣膜MIL3的材料。
通道結構CH1、CH2中的每個可以串聯地連接存儲單元和選擇晶體管以形成存儲串SR1或SR2。通道結構CH1、CH2可以包括第一通道結構CH1和第二通道結構CH2。
第一通道結構CH1可以包括第一管通道P_CH1、第一源極側柱S_CH1和第一漏極側柱D_CH1。第一管通道P_CH1可以嵌入在管柵PG中。第一源極側柱S_CH1可以從第一管通道P_CH1延伸,然后向上延伸穿過管柵PG和源極側層疊ST_S。第一漏極側柱D_CH1可以從第一管通道P_CH1延伸,然后向上延伸穿過管柵PG和漏極側層疊ST_D。
第二通道結構CH2可以包括第二管通道P_CH2、第二源極側柱S_CH2和第二漏極側柱D_CH2。第二管通道P_CH2可以掩埋在管柵PG中。第二源極側柱S_CH2可以從第二管通道P_CH2延伸,然后向上延伸穿過管柵PG和源極側層疊ST_S。第二漏極側柱D_CH2可以從第二管通道P_CH2延伸,然后向上延伸穿過管柵PG和漏極側層疊ST_D。
第一管通道P_CH1和第二管通道P_CH2可以設置在單個存儲塊層疊MB下面。第一管通道P_CH1和第二管通道P_CH2可以布置在與單個存儲塊層疊MB對應的單個區域內。在單個區域中的第一管通道P_CH1和第二管通道P_CH2中的每個可以沿著第一方向I交替地布置。在單個區域中的第一管通道P_CH1和第二管通道P_CH2可以沿著 第二方向Ⅱ交替地布置。
第一方向I和第二方向Ⅱ可以彼此垂直地交叉。第一方向I可以對應于如隨后所將描述的位線BL的延伸方向。第二方向Ⅱ可以對應于線分割絕緣膜LI的延伸方向。
第二管通道P_CH2可以設置在比第一管通道P_CH1更高的水平處。第二管通道P_CH2可以具有比第一管通道P_CH1更小的沿著第一方向I的水平長度。以這種方式,在第二方向Ⅱ上的相鄰的第一管通道P_CH1和第二管通道P_CH2可以在空間上疊置,沿著第一方向I所測量的第一管通道P_CH1的長度比沿著第一方向I所測量的第二管通道P_CH2的長度更長。此外,第二源極側柱S_CH2和第二漏極側柱D_CH2分別從第二管通道P_CH2的兩端垂直地延伸。同樣地,第一源極側柱S_CH1和第一漏極側柱D_CH1分別從第一管通道P_CH1的兩端垂直地延伸。
按照這個方法,第一管通道P_CH1和第二管通道P_CH2可以以緊湊方式設置,從而引起存儲器件的集成度的提高。
源極側層疊ST_S的導電圖案CP可以包括耦接到源極側存儲單元的源極側字線和耦接到源極選擇晶體管的源極選擇線。源極選擇線可以是單層或多層。源極側字線可以是多層。
漏極側層疊ST_D的導電圖案CP可以包括耦接到漏極側存儲單元的漏極側字線和耦接到漏極選擇晶體管的漏極選擇線。漏極選擇線可以是單層或多層。漏極側字線可以是多層。管柵PG可以耦接到管晶體管。
第一通道結構CH1可以串聯地電連接漏極選擇晶體管、多個漏極側存儲單元、管晶體管、多個源極側存儲單元和源極選擇晶體管以限定第一存儲串SR1。第二通道結構CH2可以串聯地電連接漏極選擇晶體管、多個漏極側存儲單元、管晶體管、多個源極側存儲單元和源極選擇晶體管以限定第二存儲串SR2。
由于第一管通道P_CH1和第二管通道P_CH2可以以緊湊方式設置,所以第一存儲串SR1和第二存儲串SR2也可以以緊湊方式設置。以這種方式,在一個實施例中,本公開可以在給定空間中提高存儲器件的集成度。在另一實施例中,可以省略沿著第二通道膜CH2形成的第二存儲串SR2。在下文中,為了方便說明,實施例包括第一存儲串SR1和第二存儲串SR2兩者。然而,本公開可以不限于此。
第一存儲串SR1和第二存儲串SR2每個可以設置在公共源極線CSL和位線BL之間。第一存儲串SR1和第二存儲串SR2每個可以連接到公共源極線CSL和位線BL。更具體地說,第一源極側柱S_CH1和第二源極側柱S_CH2可以耦接到設置在存儲塊層疊 MB上的公共源極線CSL。第一漏極側柱D_CH1和第二漏極側柱D_CH2可以耦接到設置在存儲塊層疊MB上的位線BL。位線BL和公共源極線CSL中的每個可以由導電材料制成。位線BL可以設置在公共源極線CSL上方并且與公共源極線CSL隔開。在這種情況下,位線BL可以經由沿著第三方向Ⅲ延伸的位線接觸插頭BCT耦接到第一漏極側柱D_CH1和第二漏極側柱D_CH2。第三方向Ⅲ可以對應于導電圖案CP和層間絕緣膜ILD的層疊方向,并且可以與由第一方向I和第二方向Ⅱ限定的平面垂直。
參考圖1B,塊分隔器BI可以包括浮置通道結構FCH和圍繞浮置通道結構FCH的第一多層絕緣膜MIL1。塊分隔器BI可以設置在管分割絕緣膜PI上,管分割絕緣膜PI可以以存儲塊為基礎來劃分管柵PG。塊分隔器BI可以在存儲塊的基礎上劃分層間絕緣膜ILD和導電圖案CP的垂直交替件。
第一多層絕緣膜MIL1可以由與第二多層絕緣膜MIL2和第三多層絕緣膜MIL3相同的材料膜制成。第二多層絕緣膜MIL2和第三多層絕緣膜MIL3可以分別圍繞通道結構(圖1A中的CH1、CH2),以便實施分別如圖1A所示的存儲串SR1、SR2的存儲單元。更具體地說,第一多層絕緣膜MIL1可以包括圍繞浮置通道結構FCH的隧道絕緣膜155、圍繞隧道絕緣膜155的數據儲存膜153以及圍繞數據儲存膜153的阻擋絕緣膜151。
隧道絕緣膜155可以由具有電荷隧穿能力的絕緣材料制成。在一個示例中,隧道絕緣膜155可以由氧化硅膜制成。數據儲存膜153可以由具有電荷俘獲能力的材料膜制成。在一個示例中,數據儲存膜153可以由氮化硅膜制成。阻擋絕緣膜151可以由具有電荷阻擋能力的絕緣材料制成。在一個示例中,阻擋絕緣膜151可以包括氧化硅膜或者具有比氧化硅膜更高的介電常數的電介質膜。
浮置通道結構FCH可以由與通道結構(圖1A中的CH1、CH2)相同的材料膜制成,通道結構分別實施如圖1A所示的存儲串SR1、SR2的存儲單元。更具體地說,浮置通道結構FCH可以包括由第一多層絕緣膜MIL1圍繞的半導體膜161。半導體膜161可以包括硅膜。當半導體膜161沿著浮置通道結構FCH的邊界形成時,浮置通道結構FCH還可以包括由半導體膜161圍繞的核心絕緣膜171。當核心絕緣膜171具有比半導體膜161更小的高度時,浮置通道結構FCH還可以包括蓋層導電膜。蓋層導電膜可以設置在核心絕緣膜171上并且可以與半導體膜161接觸。以下可以參考圖7B更具體地描述蓋層導電膜。
浮置通道結構FCH的半導體膜161和蓋層導電膜可以不連接到任何信號線,從而它們可以在包括存儲單元的存儲串SR1、SR2的操作期間處于電浮置狀態。此外,浮置通道結構FCH可以經由第一多層絕緣膜MIL1與導電圖案CP絕緣。以這種方式,包括 浮置通道結構FCH的塊分隔器BI可以將存儲塊MB彼此電隔離。
參考圖1C,圖1A中的第一通道結構CH1可以由第二多層絕緣膜MIL2圍繞。更具體地說,第二多層絕緣膜MIL2可以形成在第一漏極側柱D_CH1、第一源極側柱S_CH1和第一管通道P_CH1的外壁上,并且沿著第一漏極側柱D_CH1、第一源極側柱S_CH1和第一管通道P_CH1的外壁形成。第二多層絕緣膜MIL2可以包括圍繞第一通道結構CH1的隧道絕緣膜155、圍繞隧道絕緣膜155的數據儲存膜153以及圍繞數據儲存膜153的阻擋絕緣膜151。隧道絕緣膜155、數據儲存膜153和阻擋絕緣膜151可以具有如以上結合圖1B所提到的相應特性。
包括第一漏極側柱D_CH1、第一源極側柱S_CH1和第一管通道P_CH1的第一通道結構CH1可以由與如以上結合圖1B所提到的浮置通道結構FCH相同的材料膜制成。更具體地說,第一通道結構CH1可以包括由第二多層絕緣膜MIL2圍繞的半導體膜161。半導體膜161可以包括硅膜。當半導體膜161沿著第一通道結構CH1的邊界形成時,第一通道結構CH1還可以包括由半導體膜161圍繞的核心絕緣膜171。
當核心絕緣膜171具有比半導體膜161更小的高度時,第一漏極側柱D_CH1和第一源極側柱S_CH1中的每個還可以包括蓋層導電膜。蓋層導電膜可以形成在核心絕緣膜171上,并且可以與半導體膜161接觸。隨后將參考圖7B更具體地描述蓋層導電膜。
盡管在圖中未示出,但是圖1A中的第三多層絕緣膜MIL3可以包括與第二多層絕緣膜MIL2相同的材料膜,第二通道結構CH2可以包括與第一通道結構CH1相同的材料膜。線分割絕緣膜LI可以由單個絕緣材料制成。
如以上所指出的,在一個實施例中,本公開可以形成塊分隔器BI。塊分隔器BI可以由與通道結構CH1、CH2以及分別圍繞通道結構CH1、CH2的多層絕緣膜MIL2和MIL3相同的材料形成。因此,在一個實施例中,本公開可以控制用于半導體器件的制造工藝,以提高制造工藝穩定性并降低由制造工藝引起的應力水平。
在下文中,參考圖2A至圖9,將更具體地描述根據本公開的一個實施例的用于半導體器件的制造工藝。供參考,圖2B、圖3至圖6、圖7A、圖8B、圖9是在相應階段處部分制造的半導體器件的截面圖并且沿著圖2A和圖8A中的線“X-X′”截取。
圖2A和圖2B是示出形成管柵的方法的俯視圖和截面圖。管柵包括掩埋的犧牲材料。
參考圖2A和圖2B,管柵PG可以包括第一管柵膜PG1至第三管柵膜PG3的層疊。第一管柵膜PG至第三管柵膜PG3中的每個可以由導電材料制成,在一個示例中,導電 材料可以包括硅(Si)。管柵PG可以以存儲塊為基礎由管分割絕緣膜PI劃分。也就是說,管柵PG可以通過PI劃分為多個子管柵,每個子管柵分別對應于單元存儲塊。
在第一管柵膜PG1內,可以形成有第一溝槽PT1。在第二管柵膜PG2內,可以形成有第二溝槽PT2。每個第二溝槽PT2可以設置在每個第一溝槽PT1上方。
在分別與存儲塊對應的多個子管柵中的每個中,第一溝槽PT1和第二溝槽PT2可以沿著第二方向Ⅱ交替地布置。此外,在分別與存儲塊對應的多個子管柵中的每個中,第一溝槽PT1和第一溝槽PT2可以沿著第一方向I交替地布置。第一方向I和第二方向Ⅱ彼此交叉。第一溝槽PT1和第二溝槽PT2中的每個可以沿著第一方向I以線形延伸。第二溝槽PT2可以層疊在第一溝槽PT1上方。當沿著第一方向I測量時,每個第二溝槽PT2可以在長度上比每個第一溝槽PT1短。
第一溝槽PT1可以連接到至少一對第一管通孔HA_1S、HA_1D,至少一對第一管通孔HA_1S、HA_1D可以垂直地穿過第二管柵膜PG2和第三管柵膜PG3。第二溝槽PT2可以耦接到至少一對第二管通孔HA_1S、HA_1D,至少一對第二管通孔HA_1S、HA_1D可以垂直地穿過管柵膜PG3。
第一管通孔HA_1S、HA_1D可以包括第一源極側通道孔HA_1S和第一漏極側通道孔HA_1D。第二管通孔HA_2S、HA_2D可以包括第二源極側通道孔HA_2S和第二漏極側通道孔HA_2D。第一源極側通道孔HA_1S可以是第一單線并且沿著第二方向Ⅱ布置。第一漏極側通道孔HA_1D可以是第二單線并且沿著第二方向Ⅱ布置。第二源極側通道孔HA_2S可以是第三單線并且沿著第二方向Ⅱ布置。第二漏極側通道孔HA_2D可以是第四單線并且沿著第二方向Ⅱ布置。如圖2A中所示,第三線和第四線可以設置在第一線和第二線之間。
第一溝槽PT1和第一管通孔HA_1S、HA_1D可以用第一犧牲圖案111A填充。第二溝槽PT2和第二管通孔HA_2S、HA_2D可以用第二犧牲圖案111B填充。第一犧牲圖案111A和第二犧牲圖案111B可以同時由相同的犧牲材料形成。在一個示例中,犧牲材料可以包括TiN。
在一個示例中,將如下來制造上述部分制造的半導體器件,其中,第一犧牲圖案111A和第二犧牲圖案111B形成在通過管分割絕緣膜PI劃分為子管柵的管柵PG中。
首先,可以部分地蝕刻掉第一管柵膜PG1,使得第一管柵PG1可以具有形成在其中的第一溝槽PT1。隨后,可以用第一保護膜(未示出)填充第一溝槽PT1。此后,在第一管柵膜PG1上,可以形成第二管柵膜PG2。
接下來,可以部分地蝕刻掉第二管柵膜PG2,使得第二管柵PG2可以具有形成在其中的第二溝槽PT2。隨后,可以用第二保護膜(未示出)填充第二溝槽PT2。接下來,在第二管柵膜PG2上,可以形成第三管柵膜PG3。此后,可以部分地蝕刻掉第三管柵膜PG3和第二管柵膜PG2中的至少一個來形成第一管通孔HA_1S、HA_1D和第二管通孔HA_2S、HA_2D,以部分地暴露分別在第一溝槽PT1和第二溝槽PT2中的第一保護膜和第二保護膜。此外,可以分別經由第一管通孔HA_1S、HA_1D和第二管通孔HA_2S、HA_2D去除所暴露的第一保護膜和第二保護膜。
然后,可以用犧牲材料填充第一溝槽PT1和第二溝槽PT2以及分別耦接至第一溝槽PT1和第二溝槽PT2的第一管通孔HA_1S、HA_1D和第二管通孔HA_2S和HA_2D。此后,可以平滑填充的犧牲材料的表面以形成第一犧牲圖案111A和第二犧牲圖案111B。此外,可以垂直地并部分地腐蝕掉第一管柵膜PG1至第三管柵膜PG3以形成管狹縫PS。然后,可以用絕緣材料填充管狹縫PS。可以平滑填充的絕緣材料的表面,使得管絕緣膜PI可以僅僅形成在管狹縫PS中。
圖3是示出形成被下塊狹縫和下通道孔穿過的第一層疊的工藝的截面圖。參考圖3,在上述部分制造的半導體器件(其中,第一犧牲圖案111A和第二犧牲圖案111B形成在管柵PG中,并且管柵PG被管分割絕緣膜PI劃分為子管柵)上,可以形成第一材料膜121和第二材料膜123的垂直交替件。第一材料膜121可以充當層間絕緣膜或由層間絕緣膜代替。第二材料膜123可以充當導電圖案或由導電圖案代替。
第二材料膜123可以由與第一材料膜121不同的材料制成。在一個示例中,第一材料膜121可以由與層間絕緣膜相同的材料制成,而第二材料膜123可以由與導電圖案相同的材料制成。
可選地,第一材料膜121可以由與層間絕緣膜相同的第一絕緣材料制成,而第二材料膜123可以由第二絕緣材料制成并且充當犧牲膜。在這種情況下,第一絕緣材料和第二絕緣材料可以具有不同的蝕刻選擇比。在一個示例中,第一材料膜121可以由氧化硅膜制成,而第二材料膜123可以由氮化硅膜制成。以這種方式,由于第一材料膜121和第二材料膜123兩者可以由絕緣材料制成,所以用于形成通道孔或狹縫的工藝可以不那么復雜。
可選地,第一材料膜121可以由第一導電材料制成并充當犧牲膜,而第二材料膜123可以由與導電圖案相同的第二導電材料制成。在這種情況下,第一導電材料和第二導電材料可以具有不同的蝕刻選擇比。在一個示例中,第一材料膜121可以由未摻雜多晶硅膜制成,而第二材料膜123可以由摻雜多晶硅膜制成。以這種方式,由于第一材料膜121 和第二材料膜123兩者可以由導電材料(更具體地,多晶硅)制成,所以用于形成通道孔或狹縫的工藝可以不那么復雜。
隨后,可以部分地、垂直地蝕刻掉第一材料膜121和第二材料膜123,以形成下通道孔HB_1S、HB_1D、HB_2S、HB_2D和下塊狹縫BS1。下第一通道孔HB_1S、HB_1D和下第二通道孔HB_2S、HB_2D可以分別垂直地穿過第一材料膜121和第二材料膜123,并且可以分別耦接到第一管通孔HA_1S、HA_1D和第二管通孔HA_2S、HA_2D。
下通道孔HB_1S、HB_1D、HB_2S和HB_2D可以被分成第一源極側通道孔HB_1S、第一漏極側通道孔HB_1D、第二源極側通道孔HB_2S以及第二漏極側通道孔HB_2D。第一源極側通道孔HB_1S和第一漏極側通道孔HB_1D可以部分地暴露第一犧牲圖案111A,而第二源極側通道孔HB_2S和第二漏極側通道孔HB_2D可以部分地暴露第二犧牲圖案111B。
下塊狹縫BS1可以垂直地穿過第一材料膜121和第二材料膜123,從而以存儲塊為基礎劃分第一材料膜121和第二材料膜123的垂直交替件。下塊狹縫BS1可以以與管分割絕緣膜PI相同的布置來設計。下塊狹縫BS1可以暴露管分割絕緣膜PI。
圖4是示出使第一溝槽和第二溝槽以及管通孔敞開的工藝的截面圖。參考圖4,經由第一下通道孔HB_1S、HB_1D和第二下通道孔HB_2S、HB_2D,可以選擇性地刻蝕掉第一犧牲圖案111A和第二犧牲圖案111B。以這種方式,可以使第一管通孔HA_1S、HA_1D和第二管通孔HA_2S、HA_2D以及第一溝槽PT1和第二溝槽PT2敞開。
盡管在圖中未示出,但當第二材料膜123由犧牲絕緣材料制成時,可以經由下第一通道孔HB_1S、HB_1D和下第二通道孔HB_2S、HB_2D以及下塊狹縫BS1部分地氧化第二材料膜123的側壁。此外,沿著并在敞開的管通孔HA_1S、HA_1D、HA_2S、HA_2D、下通道孔HB_1S、HB_1D、HB_2S、HB_2D和下塊狹縫BS1上,可以形成寬度朝向其底部逐漸減小的錐形膜。
圖5是示出形成第一保護圖案和第二保護圖案的工藝的截面圖。參考圖5,可以用保護膜填充下通道孔HB_1S、HB_1D、HB_2S、HB_2D、下塊狹縫BS1、管通孔HA_1S、HA_1D、HA_2S、HA_2D、第一溝槽PT1以及第二溝槽PT2。保護膜可以具有與第一材料膜121和第二材料膜123不同的材料。在一個示例中,保護膜可以由多晶硅膜,氮化鈦膜、鎢膜等制成。
此后,可以平坦化保護膜的表面,以暴露第一材料膜121和第二材料膜123的第一層疊。以這種方式,可以形成第一保護圖案133A和第二保護圖案133B、133C。
第一保護圖案133A可以僅填充下塊狹縫BS1。通過第一保護圖案133A,可以在存儲塊的基礎上劃分第一材料膜121和第二材料膜123的垂直交替件。
第二保護圖案133B、133C可以被分成第一類型的第二保護圖案133B和第二類型的第二保護圖案133C。第一類型的第二保護圖案133B可以填充第一漏極側通道孔HB_1D、HA_1D、第一溝槽PT1以及第一源極側通道孔HA_1S、HB_1S,并且沿著第一漏極側通道孔HB_1D、HA_1D、第一溝槽PT1以及第一源極側通道孔HA_1S、HB_1S延伸。第二類型的第二保護圖案133C可以填充第二漏極側通道孔HB_2D、HA_2D、第二溝槽PT2以及第二源極側通道孔HA_2S、HB_2S,并且沿著第二漏極側通道孔HB_2D、HA_2D、第二溝槽PT2以及第二源極側通道孔HA_2S、HB_2S延伸。第二保護圖案133B、133C中的每個可以包括嵌入在管柵PG中的水平部分和分別從水平部分的兩端延伸的垂直部分。第二保護圖案133B、133C中的每個被第一材料膜121和第二材料膜123圍繞。
圖6是示出形成被上塊狹縫和上通道孔穿過的第二層疊的工藝的截面圖。參考圖6,在第一材料膜121和第二材料膜123的下垂直交替件上,形成第三材料膜141和第四材料膜143的上垂直交替件。第三材料膜141可以充當層間絕緣膜或由層間絕緣膜代替。第四材料膜143可以充當導電圖案或由導電圖案代替。第三材料膜141可以由與第一材料膜121相同的材料制成,而第四材料膜143可以由與第二材料膜141相同的材料制成。
接下來,可以部分地且垂直地蝕刻掉第三材料膜141和第四材料膜143,以形成上第一通道孔HC_1S、HC_1D和上第二通道孔HC_2S、HC_2D以及上塊狹縫BS2。
上第一通道孔HC_1S、HC_1D和上第二通道孔HC_2S、HC_2D可以穿過第三材料膜141和第四材料膜143的上垂直交替件,并且分別耦接至下第一通道孔HB_1S、HB_1D和下第二通道孔HB_2S、HB_2D。上通道孔HC_1S、HC_1D、HC_2S和HC_2D可以被分成第一源極側通道孔HC_1S、第一漏極側通道孔HC_1D、第二源極側通道孔HC_2S和第二漏極側通道孔HC_2D。第一源極側通道孔HC_1S和第一漏極側通道孔HC_1D可以暴露第一類型的第二保護圖案133B,而第二源極側通道孔HC_2S和第二漏極側通道孔HC_2D可以暴露第二類型的第二保護圖案133C。
上塊狹縫BS2可以穿過第三材料膜141和第四材料膜143的上垂直交替件,以在存儲塊的基礎上劃分第三材料膜141和第四材料膜143的上垂直交替件。上塊狹縫BS2可以耦接到下塊狹縫BS1,以及可以以與下塊狹縫BS1相同的形狀設計。上塊狹縫BS2可以暴露第一保護圖案133A。
圖7A和圖7B是示出形成塊分隔器和通道結構的工藝的截面圖。圖7B是圖7A中的“C”區域的放大視圖。
參考圖7A和圖7B,經由以上結合圖6所示出的上第一通道孔HC_1S、HC_1D和上第二通道孔HC_2S、HC_2D以及上塊狹縫BS2,可以選擇性地蝕刻掉第一保護圖案133A和第二保護圖案133B、133C。以這種方式,可以使以上結合圖4所示出的下通道孔HB_1S、HB_1D、HB_2S、HB_2D、管通孔HA_1S、HA_1D、HA_2S、HA_2D、第一溝槽PT1以及第二溝槽PT2敞開。
盡管在圖中未示出,當第四材料膜143由犧牲絕緣材料制成時,通過上通道孔HC_1S、HC_1D、HC_2S、HC_2D以及上塊狹縫BS2可以部分地氧化第四材料膜143的側壁。
在下文中,為了便于說明,耦接到第一溝槽PT1的一端的第一源極側通道孔HA_1S、HB_1S、HC_1S可以共同地稱為第一源極側通道孔組H1_S。此外,耦接到第一溝槽PT1的另一端的第一漏極側通道孔HA_1D、HB_1D、HC_1D可以共同地稱為第一漏極側通道孔組H1_D。耦接到第二溝槽PT2的一端的第二源極側通道孔HA_2S、HB_2S、HC_2S可以共同地稱為第二源極側通道孔組H2_S。耦接到第二溝槽PT2的另一端的第二漏極側通道孔HA_2D、HB_2D、HC_2D可以共同地稱為第二漏極側通道孔組H2_D。上塊狹縫BS2和下塊狹縫BS1的組合可以被定義為塊狹縫組BS。
此外,沿著并且在第一源極側通道孔組H1_S、第一漏極側通道孔組H1_D、第二源極側通道孔組H2_S、第二漏極側通道孔組H2_D以及塊狹縫組BS上,可以形成寬度朝向其底部逐漸減小的錐形膜。
然后,可以同時形成塊分隔器BI和通道結構CH1、CH2。可以通過填充包括上塊狹縫BS2和下塊狹縫BS1的塊狹縫組BS來形成塊分隔器BI。塊分隔器BI可以包括第一多層絕緣膜MIL1和由第一多層絕緣膜MIL1圍繞的浮置通道結構FCH。
通道結構CH1、CH2可以包括第一通道結構CH1和第二通道結構CH2。第一通道結構CH1可以填充第一源極側通道孔組H1_S、第一溝槽PT1以及第一漏極側通道孔組H1_D,從而沿著第一源極側通道孔組H1_S、第一溝槽PT1以及第一漏極側通道孔組H1_D延伸。第一通道結構CH1可以被第二多層絕緣膜MIL2圍繞。更具體地說,第一通道結構CH1可以包括填充第一源極側通道孔組H1_S的第一源極側柱S_CH1中的每個、填充第一溝槽PT1的第一管通道P_CH1以及填充第一漏極側通道孔組H1_D的第一漏極側柱D_CH1中的每個。第二通道結構CH2可以填充第二源極側通道孔組H2_S、第二溝槽PT2以及第二漏極側通道孔組H2_D,從而沿著第二源極側通道孔組H2_S、第二溝槽PT2以及第二漏極側通道孔組H2_D延伸。第二通道結構CH2可以被第三多層絕緣膜MIL3圍繞。更具體地說,第二通道結構CH2可以包括填充第二源極側通道孔組 H2_S的第二源極側柱S_CH2中的每個、填充第二溝槽PT2的第二管通道P_CH2以及填充第二漏極側通道孔組H2_D的第二漏極側柱D_CH2中的每個。
第一多層絕緣膜MIL1至第三多層絕緣膜MIL3中的每個可以包括如以上結合圖1B和圖1C所示出的阻擋絕緣膜151、數據儲存膜153以及隧道絕緣膜155。浮置通道結構FCH和通道結構CH1、CH2中的每個可以包括由如以上結合圖1B和圖1C所示出的多層絕緣膜MIL1至MIL3中的一種圍繞的半導體膜161。
在下文中,可以更具體地描述形成第一多層絕緣膜MIL1至第三多層絕緣膜MIL3、浮置通道結構FCH以及通道結構CH1、CH2的一個示例性工藝。首先,可以在塊狹縫組BS、第一源極側通道孔組H1_S、第一漏極側通道孔組H1_D、第二源極側通道孔組H2_S、第二漏極側通道孔組H2_D、第一溝槽PT1以及第二溝槽PT2的內側壁中的每個上并沿著塊狹縫組BS、第一源極側通道孔組H1_S、第一漏極側通道孔組H1_D、第二源極側通道孔組H2_S、第二漏極側通道孔組H2_D、第一溝槽PT1以及第二溝槽PT2的內側壁中的每個形成襯墊膜。這種襯墊膜形成可以包括:(i)在塊狹縫組BS、第一源極側通道孔組H1_S、第一漏極側通道孔組H1_D、第二源極側通道孔組H2_S、第二漏極側通道孔組H2_D、第一溝槽PT1以及第二溝槽PT2的內側壁中的每個上形成阻擋絕緣膜151;(ii)在阻擋絕緣膜151上形成數據儲存膜153;以及(iii)在數據儲存膜153上形成隧道絕緣膜155。此后,可以將襯墊膜平坦化,使得襯墊膜可以被分成第一多層絕緣膜MIL1至第三多層絕緣膜MIL3。
此后,在第一多層絕緣膜MIL1至第三多層絕緣膜MIL3的內側壁中的每個上形成半導體膜161。可以將半導體膜161平坦化,以分成分別由第一多層絕緣膜MIL1至第三多層絕緣膜MIL3圍繞的半導體膜圖案。半導體膜161可以具有管狀。在這種情況下,阻擋狹縫組BS、第一源極側通道孔組H1_S、第一漏極側通道孔組H1_D、第二源極側通道孔組H2_S、第二漏極側通道孔組H2_D、第一溝槽PT1以及第二溝槽PT2每個可以具有中空的中心部分。可以用核心絕緣膜171填充塊狹縫組BS、第一源極側通道孔組H1_S、第一漏極側通道孔組H1_D、第二源極側通道孔組H2_S、第二漏極側通道孔組H2_D、第一溝槽PT1以及第二溝槽PT2中的每個的該中空部分。
可以平坦化核心絕緣膜171,以形成通道結構CH1、CH2以及浮置通道結構FCH中的每個的中央垂直填充。此后,可以在核心絕緣膜171的頂部部分處蝕刻掉核心絕緣膜171。以這種方式,核心絕緣膜171的高度可以比半導體膜161的高度短。也就是說,核心絕緣膜171的頂表面可以位于比半導體膜161的頂表面低的水平處。
通過核心絕緣膜171的高度降低,可以暴露上通道孔HC_1S、HC_1D、HC_2S、 HC_2D以及上塊狹縫BS2的頂表面。在這種情況下,可以用蓋層導電膜173完全填充上通道孔HC_1S、HC_1D、HC_2S、HC_2D以及上塊狹縫BS2中的每個的暴露或敞開的頂部部分。蓋層導電膜173可以由摻雜多晶硅膜制成。
可以平坦化蓋層導電膜173,以限定通道結構CH1、CH2以及浮置通道結構FCH中的每個的頂部部分。通道結構CH1、CH2中的每個的蓋層導電膜173可以充當結區。通道結構CH1、CH2以及浮置通道結構FCH中的每個的蓋層導電膜173可以與半導體膜161接觸。
圖8A和圖8B是示出形成線分割狹縫的工藝的俯視圖和截面圖。
參考圖8A和圖8B,線分割狹縫LS可以垂直地穿過第一材料膜至第四材料膜121、123、141、143。可以通過在第一源極側柱S_CH1和第一漏極側柱D_CH1之間蝕刻第一材料膜至第四材料膜121、123、141、143來形成線分割狹縫LS。更具體地說,可以通過在第二源極側柱S_CH2和第二漏極側柱D_CH2之間蝕刻第一材料膜至第四材料膜121、123、141、143來形成線分割狹縫LS。從此時開始的后續工藝可以根據第一材料膜至第四材料膜121、123、141、143的物理性能而改變。這可以在下面結合圖9來例示。
圖9是示出形成通過線分割絕緣膜劃分的層間絕緣膜和導電圖案的工藝的截面圖。
參考圖9,當第一材料膜121和第三材料膜141中的每個由層間絕緣膜制成,并且第二材料膜123和第四材料膜143中的每個由導電材料制成并充當導電圖案時,可以通過線分割狹縫LS劃分包括第一材料膜121和第三材料膜141的層間絕緣膜ILD,以及可以通過線分割狹縫LS劃分包括第二材料膜123和第四材料膜143的導電圖案CP。接下來,可以用單個絕緣材料填充線分割狹縫LS,以形成線分割絕緣膜LI。
在另一實施例中,當第一材料膜121和第三材料膜141中的每個由層間絕緣膜制成,以及第二材料膜123和第四材料膜143中的每個由犧牲絕緣膜制成時,可以通過線分割狹縫LS除去第二材料膜123和第四材料膜143。此后,可以用由導電材料制成的第五材料圖案填充在第二材料膜123和第四材料膜143被除去時生成的空間區域。在這一點上,第五材料圖案可以充當導電圖案CP。接下來,可以用單個絕緣材料填充線分割狹縫LS,以限定線分割絕緣膜LI。
在又一個實施例中,當第一材料膜121和第三材料膜141中的每個由犧牲導電材料制成,以及第二材料膜123和第四材料膜143中的每個由導電材料制成并充當導電圖案時,可以通過線分割狹縫LS除去第一材料膜121和第三材料膜141。此后,可以用單個絕緣材料填充在第一材料膜121和第三材料膜141被除去時生成的空間區域以及線分割 狹縫LS,以限定層間絕緣膜ILD和線分割絕緣膜LI。
以這種方式,線分割絕緣膜LI可以將層間絕緣膜ILD和導電圖案CP的垂直交替件劃分為圍繞第一源極側柱S_CH1和第二源極側柱S_CH2的源極側層疊ST_S以及圍繞第一漏極側柱D_CH1和第二漏極側柱D_CH2的漏極側層疊ST_D。
如以上所闡明的,在本公開的一個實施例中,由于通道結構和塊分隔器可以同時形成,所以可以降低通道結構和塊分隔器的疊加偏移(overlay misalignment)。這使得半導體器件的制造工藝不那么復雜。此外,在本公開的一個實施例中,由于通道結構和塊分隔器可以同時形成,所以否則會僅集中在通道結構上的工藝應力可以分布在通道結構和塊分隔器之間。這使得半導體器件的制造工藝更加剛性或穩定。
如以上所闡明的,在本公開的一個實施例中,整個塊狹縫的形成可以被分成垂直地穿過下層疊的下塊狹縫的第一形成和垂直地穿過上層疊的上塊狹縫的第二形成。以該方式,在塊狹縫形成期間,可以減小目標圖案的長寬比,因此可以以更小的尺寸形成塊狹縫。
如以上所闡明的,在本公開的一個實施例中,通道孔和塊狹縫可以填充有相同的材料。因此,可以不需要用于填充塊狹縫的單獨的氧化膜沉積,由此能夠實現簡化的半導體器件的制造工藝。此外,可以抑制因填充通道孔的材料和填充塊狹縫的另一材料之間的熱膨脹的差異而導致的可能在塊狹縫中產生的破裂。這種破裂抑制可以有助于抑制在層間絕緣膜和導電圖案的層疊之下的電力線的氧化,否則電力線可以通過塊狹縫中的破裂而被氧化。
圖10是根據一個實施例的存儲系統的框圖。參考圖10,存儲系統1100可以包括半導體存儲器件1120和存儲器控制器1110。
半導體存儲器件1120可以如以上結合圖1A至圖9所示出地配置。在一個實施例中,半導體器件1120可以包括:存儲塊層疊,每個塊層疊包括層間絕緣膜和導電圖案的垂直交替件;通道結構,每個通道結構垂直地穿過垂直交替件以在存儲串基礎上電耦接存儲單元,存儲單元分別耦接至導電圖案;塊分隔器,被構造為將相鄰的存儲塊層疊彼此分隔開,其中,分隔器包括多層絕緣膜和由多層絕緣膜圍繞的半導體膜。此外,存儲器件1120可以實施為包括多個閃速存儲芯片的多芯片封裝件。
存儲器控制器1110可以配置為控制存儲器件1120,并且可以包括SRAM 1111、CPU 1112、主機接口1113、ECC 1114以及存儲器接口1115。SRAM 1111可以充當CPU 1112的工作存儲器。CPU 1112控制用于存儲器控制器1110的數據交換的所有操作。主機接 口1113可以具有在存儲系統1100和耦接到存儲系統1100的主機系統之間的數據交換協議。此外,ECC 1114可以檢測以及校正從存儲器件1120讀取的數據中的錯誤。存儲器接口1115可以與存儲器件1120交互。此外,存儲器控制器1110還可以包括儲存代碼數據以與主機系統交互的ROM。
存儲系統1100可以實施為作為存儲器件1120和控制器1110的組合的存儲卡或SSD固態盤。在一個示例中,當存儲系統1100被實施為SSD時,存儲器控制器1110可以通過諸如USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI、IDE等的各種接口協議與例如主機系統的外部裝置通信。
圖11是根據本公開的一個實施方式的計算系統的構造框圖。參考圖11,根據本公開的一個實施方式的計算系統1200可以包括經由系統總線1260彼此電連接的CPU 1220、RAM 1230、用戶接口1240、調制解調器1250以及存儲系統1210。此外,當計算系統1200被實施在移動裝置中時,計算系統1200還可以設置有供給其操作電壓的電池(未示出),以及還可以設置有應用芯片組、相機圖象處理器(CIS)、移動DRAM等。
存儲系統1210可以包括存儲器件1212和如以上在圖10中所提到的存儲器件控制器1211。在本公開的一個實施例中,多個子存儲塊層疊的逐步形成可以產生整個存儲塊。每個子層疊的形成可以對應于每個子塊狹縫的形成。與其中形成所有多個子存儲塊然后一次蝕刻所有子層疊以形成整個塊狹縫的不同方法相比,該方法可以允許更加剛性的或穩定的塊狹縫形成。因此,存儲塊層疊可以具有提高的集成度,以及可以以更加穩定的方式被劃分。
以上描述不以限制意義被采用,而是僅僅出于描述示例性實施例的一般原理的目的,并且能夠進行該公開的許多附加實施例。理解的是,由此不意圖限制本公開的范圍。本公開的范圍應該參考權利要求來確定。在本說明書各處對“一個實施例”、“實施例”或類似語言的引用表示結合實施例所描述的具體特征、結構或特性包括在本公開的至少一個實施例中。因此,在本說明書各處的措辭“在一個實施例中”、“在實施例中”以及類似語言的出現可以但是非必須地都指相同的實施例。