二極管元件及其制造方法與流程

本發明是關于一種半導體元件及其制造方法，且特別涉及一種用于整流的溝槽式肖特基二極管元件及其制造方法。

背景技術：

不同于一般的PN二極管，肖特基二極管(Schottky diode)是利用金屬與半導體接合時所產生的肖特基能障(Schottky barrier)，來產生整流的效果。并且，肖特基二極管具有較低的導通電壓降，以及較高的切換速度。除此之外，肖特基二極管能承載較大的順向電流，并阻擋反向偏壓電流。因此，肖特基二極管系為一種低功耗、大電流及超高速的半導體器件。

因此，肖特基二極管(Schottky diode)是一種重要的功率元件，目前已被廣泛地應用在電源供應器的開關、馬達控制、通信元件的切換、工廠自動化設備、電子自動化以及其他高速電源交換式應用，做為輸出整流二極管之用。

然而，肖特基二極管的反向崩潰電壓(reverse breakdown voltage)較低，且在被施加反向偏壓時，肖特基二極管具有較大的漏電流。當反向偏壓大于肖特基二極管的反向崩潰電壓時，逆向電流會通過肖特基二極管，并有可能導致肖特基二極管因過熱而燒毀。另外，肖特基二極管的工藝復雜度較高，制作成本也較高。

技術實現要素：

本發明提供一種二極管結構及其制造方法，用以提高肖特基二極管的反向崩潰電壓，并降低肖特基二極管的反向漏電流。由于肖特基二極管的反向崩潰電壓提高，可選用具有較低能障的肖特基金屬，以更進一步降低肖特基二極管的導通電壓。

本發明其中一實施例提供一種二極管元件，其包括基板、磊晶層、溝槽式柵極結構、肖特基二極管結構及終端結構。磊晶層設置于基板上，其中磊晶層定義一主動區及一鄰近所述主動區的終止區。肖特基二極管結構與溝槽式柵極結構皆位于主動區，而終端結構位于終止區。終端結構包括終端溝槽、終端絕緣層、第一間隙壁、第二間隙壁及第一摻雜區。終端溝槽形成于磊晶層中，其中終端溝槽的內壁面具有一靠近主動區的第一側壁面及一與第一側壁面相對并遠離主動區的第二側壁面。終端絕緣層順形地覆蓋于終端溝槽的內壁面。第一間隙壁位于終端溝槽內，并疊設于終端絕緣層上，其中第一間隙壁緊靠第一側壁面。第二間隙壁位于終端溝槽內，并疊設于終端絕緣層上，其中第二間隙壁緊靠第二側壁面。第一摻雜區形成于終止區，并位于終端結構下方，其中第一摻雜區與磊晶層具有相反的導電型。

本發明另一實施例提供一種二極管元件的制造方法，其包括：提供一基板；形成一磊晶層于所述基板上，其中所述磊晶層定義一主動區以及一位于所述主動區外圍的終止區；執行一蝕刻步驟，以在磊晶層中形成一位于主動區的溝槽及一位于終止區的終端溝槽，其中終端溝槽的寬度大于溝槽的寬度，且溝槽于主動區中定義出至少一平臺，其中終端溝槽的內壁面包括底表面、第一側壁面及與第一側壁面相對的第二側壁面；執行第一摻雜步驟于磊晶層，以在鄰近終端溝槽下方的磊晶層中形成一摻雜區，其中摻雜區與磊晶層具有相反的導電型；形成一介電層，以覆蓋溝槽的內壁面，平臺的頂面以及終端溝槽的內壁面，其中終端溝槽的內壁面包括一底表面及兩側壁面；形成一柵極于溝槽內，并在終端溝槽的第一側壁面與第二側壁面上分別形成一第一側壁間隔結構及一第二側壁間隔結構；形成一硬質掩膜層覆蓋所述主動區，以及部分第一側壁間隔結構；執行一第二熱氧化工藝，以在所述終端溝槽底部形成一底部氧化層，并擴大摻雜區的范圍而形成一第一摻雜區，其中所述底部氧化層的厚度由中間朝兩端的方向遞減；移除硬質掩膜層以及位于平臺頂面上的部分介電層，以分別于溝槽與終端溝槽中形成一柵極介電層及一終端絕緣層；以及形成一金屬層于主動區，其中金屬層電性連接柵極，并接觸所述平臺的頂面，以形成肖特基接觸。

綜上所述，本發明所提供的二極管元件及其制造方法，通過在終端溝槽下方的磊晶層中形成一具有和磊晶層的導電型相反的摻雜區，可改變電場分布，從而提高肖特基二極管的反向崩潰電壓，并降低反向漏電流。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1A繪示本發明實施例的二極管元件的剖面示意圖。

圖1B繪示圖1A中在終端結構的局部放大圖。

圖2繪示本發明實施例的二極管元件的制造方法的流程圖。

圖3A至3K分別繪示本發明一實施例的二極管元件在各步驟中的剖面示意圖。

其中，附圖標記說明如下：

二極管元件 1

基板 100

上表面 100a

背面 100b

主動區 AR

終止區 TR

磊晶層 110

終端結構 12

終端溝槽 120

第一側壁面 S1

第二側壁面 S2

底表面 S3

第一摻雜區 121

終端絕緣層 122

側壁氧化層 122a、122b

底部氧化層 122c

第一厚度 t1

第二厚度 t2

下表面 122s

第一間隙壁 123

第一半導體層 123a

第一絕緣層 123b

第二間隙壁 124

第二半導體層 124a

第二絕緣層 124b

終端平臺 125

溝槽式柵極結構 13

溝槽 130

柵極介電層 131

柵極 132

肖特基二極管結構 14

平臺 141

金屬層 142

第二摻雜區 140

第一接觸墊 15

第二接觸墊 16

終端溝槽寬度 W1

溝槽寬度 W2

重疊長度 L

終端溝槽深度 d1

溝槽深度 d2

掩膜層 20

遮罩圖案層 20’

氧化層 30

摻雜區 121’

介電層 40

第一側壁間隔結構 50a

第二側壁間隔結構 50b

硬質掩膜層 60

流程步驟 S100～S109

具體實施方式

圖1繪示本發明一實施例的二極管元件的剖面示意圖。本發明實施例的二極管元件1包括基板100、磊晶層110、終端結構12、溝槽式柵極結構13、肖特基二極管結構14、第一接觸墊15以及第二接觸墊16。

在圖1中，基板100為半導體基板，并具有高濃度的第一型導電性雜質，而形成第一重摻雜區。第一重摻雜區可分布于基板100的局部區域或是分布于整個基板100中。在本實施例的第一重摻雜區是分布于整個基板100內，但僅用于舉例而非用以限制本發明。

前述的第一型導電性雜質可以是N型或P型導電性雜質。假設基板100為硅基材，N型導電性雜質為五價元素離子，例如磷離子或砷離子，而P型導電性雜質為三價元素離子，例如硼離子、鋁離子或鎵離子。

另外，基板100具有一上表面100a及一與所述上表面100a相反的背面100b。磊晶層(epitaxial layer)110位于基板100的上表面100a上，并具有低濃度的第一型導電性雜質。在本實施例中，基板100為高濃度的N型摻雜(N⁺)，而磊晶層110則為低濃度的N型摻雜(N^-)。另外，在本實施例中，磊晶層110被定義出一主動區AR以及一與主動區AR相鄰的終止區(termination area)TR。進一步而言，終止區TR是位于主動區AR的外圍。

溝槽式柵極結構13與肖特基二極管結構14是位于主動區AR內，而終端結構12是位于終止區TR內。詳細而言，終端結構12包括終端溝槽120、終端絕緣層122、第一間隙壁123、第二間隙壁124及第一摻雜區121。

終端溝槽120形成于磊晶層110中，且終端溝槽120的寬度介于15μm至40μm之間，深度則介于1μm至5μm之間。另外，由于終端溝槽120是由磊晶層110表面凹陷而形成，從而在終止區TR內定義出至少一終端平臺125。

另外，終端溝槽120的內壁面包括較靠近主動區AR的第一側壁面S1及較遠離主動區AR的第二側壁面S2，其中第一側壁面S1與第二側壁面S2相對。

第一摻雜區121位于終端溝槽120下方的磊晶層110內，進一步而言，第一摻雜區121是緊鄰于終端溝槽120的底部。第一摻雜區121和磊晶層110具有相反的導電型，以提高二極管元件1的反向崩潰電壓。詳細而言，在終端溝槽120下方形成具有和磊晶層110相反導電型的第一摻雜區121，可改變電場分布，增加電場展開的幅度，從而提高二極管元件1的反向崩潰電壓。經實際模擬測試，第一摻雜區121可使二極管元件1的反向崩潰電壓提升10％。在一實施例中，磊晶層110是摻雜n型導電型雜質，第一摻雜區121是摻雜p型導電型雜質。

終端絕緣層122順形地覆蓋于終端溝槽120的內壁面，以及終端平臺125的頂面(也就是位于終止區TR內的磊晶層110的表面)。覆蓋于終端溝槽120內壁面的部分終端絕緣層122和終端溝槽120具有大致相符的輪廓。在一實施例中，終端絕緣層122為氧化層，例如：氧化硅層。

請參照圖1B，顯示圖1A中的終端結構的局部放大圖。在本實施例中，終端絕緣層122可以是通過兩階段的熱氧化工藝所形成的熱氧化層。前述經由兩階段熱氧化工藝所形成的終端絕緣層122包括位于終端溝槽120的第一側壁面S1及第二側壁面S2上的側壁氧化層122a、122b，以及位于終端溝槽120底部的底部氧化層122c。制備終端結構12的詳細流程將于后文中描述，在此并不贅述。

請參照圖1B，顯示圖1A的區域A的局部放大圖。需特別說明的是，形成于終端溝槽120底部的底部氧化層122c的厚度并不一致。詳細而言，在一實施例中，靠近第一側壁面S1與靠近第二側壁面S2的底部氧化層122c具有第一厚度t1，而位于終端溝槽120中央的底部氧化層122c具有第二厚度t2，其中第一厚度t1是小于第二厚度t2。更進一步而言，底部氧化層122c的厚度是由中間朝兩端的方向遞減。另外，底部氧化層122c的下表面122s為一曲面。

請再參照圖1A，第一間隙壁123與第二間隙壁124皆位于終端溝槽120內，并堆迭于終端絕緣層122上。另外，第一間隙壁123與第二間隙壁124是分別緊靠第一側壁面S1與第二側壁面S2而相對設置。因此，第一間隙壁123較靠近主動區AR，而第二間隙壁124較遠離主動區AR。

在本實施例中，第一間隙壁123具有一第一半導體層123a以及形成于第一半導體層123a表面的第一絕緣層123b。另外，須說明的是，在本實施例中，第一絕緣層123b為第一半導體層123a被氧化之后所形成的氧化物。也就是說，若第一半導體層123a是多晶硅層，第一絕緣層123b為氧化硅層，且第一絕緣層123b可通過熱氧化工藝形成于第一半導體層123a表面。但在另一實施例中，第一絕緣層123b也可能是以其他工藝方式所制備的介電材料，本發明中并不限制。在其他實施例中，第一間隙壁123也可以只具有第一半導體層123a。

請配合參照圖1B，值得注意的是，在本實施例中，第一間隙壁123的第一絕緣層123b僅形成于第一半導體層123a的局部表面。具體而言，第一絕緣層123b只形成在靠近底部氧化層122c的區域。

和第一間隙壁123相似，第二間隙壁124也具有第二半導體層124a以及形成于第二半導體層124a表面的第二絕緣層124b。并且，第二絕緣層124b可以是由第二半導體層124a氧化而形成的氧化物層。第二間隙壁124和第一間隙壁123不同的地方在于，第二絕緣層124b完全覆蓋第二半導體層124a的表面。

請再參照圖1A，溝槽式柵極結構13包括至少一溝槽130、一柵極介電層131及一柵極132。

詳細而言，溝槽130形成于磊晶層110中，并在主動區AR內定義出至少一平臺141。在本實施例中，溝槽130的寬度小于終端溝槽120的寬度，且溝槽130的深度小于終端溝槽120的深度。

柵極介電層131順形地形成于溝槽130的內壁面，并和溝槽130具有大致相符的輪廓。構成柵極介電層131的材料，可根據工藝條件以及實際需求選擇氧化物、氮化物或其他絕緣材料，其例如氧化硅、氧化鋁或氮化硅等。柵極132填滿溝槽130，并通過柵極介電層131與磊晶層110電性絕緣。在本實施例中，柵極132為具有重摻雜的多晶硅層。

肖特基二極管結構14包括上述的平臺141、金屬層142以及第二摻雜區140。第二摻雜區140形成于平臺141的頂部區域，也就是形成于磊晶層110中，并圍繞溝槽130。第二摻雜區140與磊晶層110具有相反的導電型。也就是說，磊晶層110被摻雜n型導電型雜質，則第二摻雜區140會被摻雜p型導電型雜質。在一實施例中，第二摻雜區140的摻雜劑量(Dose)約介于10¹²至10¹⁴cm^-2。另外，在部分實施例中，也可以不在平臺141頂部形成第二摻雜區140。

金屬層142形成于磊晶層110上，并電性連接于柵極132。進一步而言，金屬層142會接觸柵極132以建立電性連接，并接觸位于平臺141的頂面，以形成肖特基接觸(schottky contact)。在一實施例中，金屬層142可選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬硅化物所組成的群組其中的一種。

第一接觸墊15形成于肖特基二極管結構14與溝槽式柵極結構13上，以做為二極管元件1的陽極。詳細而言，第一接觸墊15是形成于金屬層142上。另外，第一接觸墊15由主動區AR延伸至終止區TR內的終端溝槽120內，并覆蓋第一間隙壁123與部分終端絕緣層122。

須說明的是，由于在第一間隙壁123中，第一半導體層123a只有局部被第一絕緣層123b所覆蓋，因此第一接觸墊15也會電性連接第一間隙壁123中的第一半導體層123a。據此，當施加反向偏壓時，由于第一接觸墊15與第一半導體層123a電性連接，可舒緩位于終端溝槽120邊角(corner)的電場強度，而有助于提高反向崩潰電壓，并提高元件可靠度(relibility)。

另外，第一接觸墊15與底部氧化層122c的重疊長度L至少大于終端溝槽寬度W1的1/5。在一較佳實施例中，第一接觸墊15與底部氧化層122c的重疊長度L大約10μm至20μm，而終端溝槽寬度W1大約15μm至40μm。第二接觸墊16形成于基板100的背面，以作為二極管元件1的陰極。

請參照圖2，圖2繪示本發明實施例的二極管元件制造方法的流程圖。另外，配合參照圖3A至圖3K，分別繪示本發明一實施例的二極管元件在各步驟中的剖面示意圖。

首先，在步驟S100中，提供一基板。接著，在步驟S101中，形成磊晶層(epitaxial layer)于基板上。請配合參照請配合參照圖3A。圖3A中繪示基板100，并且于基板100上已形成一磊晶層(epitaxial layer)110，其中基板100例如為硅基板(silicon substrate)，其具有高摻雜劑量，以和電極層之間形成歐姆接觸(ohmic contact)。

磊晶層110和基板100具有相同的導電型，但磊晶層110的摻雜劑量小于基板100的摻雜劑量。另外，在磊晶層110上定義出一主動區AR以及一位于主動區AR外圍的終止區TR。

請參照圖2，接著，在步驟S102中，執行蝕刻步驟，以在磊晶層中形成一位于主動區的溝槽及一位于終止區的終端溝槽，其中終端溝槽的寬度大于溝槽的寬度，且溝槽于主動區中定義出至少一平臺。

請先參照圖3B至圖3C，顯示步驟S102的詳細流程。如圖3B所示，在本實施例中，在執行蝕刻步驟之前，會先形成掩膜層20于磊晶層110上，其中掩膜層20為二氧化硅層。

在經過黃光微影工藝后，前述的掩膜層20被圖案化，而在磊晶層110上形成一遮罩圖案層20’。遮罩圖案層20’具有多個開口(未標號)，以分別定義出溝槽130及終端溝槽120的位置及尺寸(dimension)。隨后，如圖3C所示，執行蝕刻步驟，在磊晶層110中形成一位于主動區AR的溝槽130及一位于終止區TR的終端溝槽120。終端溝槽120的寬度W1大于溝槽130的寬度W2，且終端溝槽120的深度d1小于溝槽130的深度d2。如前所述，溝槽130在主動區AR定義出多個平臺141，而終端溝槽120在終止區TR定義出終端平臺125。

需特別說明的是，終端溝槽120的內壁面包括較靠近主動區AR的第一側壁面S1、較遠離主動區AR的第二側壁面S2以及底表面S3，其中底表面S3連接于第一側壁面S1與第二側壁面S2之間。

請再參照圖2，在步驟S103中，執行第一摻雜步驟于磊晶層，以在鄰近終端溝槽下方的磊晶層中形成一摻雜區，其中摻雜區與磊晶層具有相反的導電型。

請參照圖3D，在本實施例中，在執行步驟S102之后，并于執行步驟S103之前，形成一氧化層30，以填滿溝槽130，并在終端溝槽120的第一側壁面S1與第二側壁面S2形成間隔物。前述的氧化層30可以是以四氧乙基硅烷(TEOS)所形成的TEOS氧化層。

具體而言，會先毯覆式地形成TEOS氧化層于平臺141、溝槽130的內壁面、終端平臺125以及終端溝槽120的內壁面。之后，再以回蝕方式去除部分TEOS氧化層，以暴露出終端溝槽120的底表面S3。

隨后，執行第一摻雜步驟，以在終端溝槽120下方形成摻雜區121’，其中摻雜區121’和磊晶層110具有相反的導電型。

在本實施例中，是利用離子布植工藝來對終端溝槽120的底表面S3下方的磊晶層110進行摻雜。須說明的是，在離子布植工藝中，氧化層30與遮罩圖案層20’可共同作為離子布植罩冪。進一步而言，預先在終端溝槽120的第一側壁面S1與第二側壁面S2所形成的氧化層30，可避免在離子布植工藝中，摻雜物由終端溝槽120的第一側壁面S1進入主動區AR內，而影響最終的二極管元件的表現(performance)。隨后，將氧化層30與遮罩圖案層20’完全去除。

請配合參照圖2。在步驟S104中，執行第一熱氧化工藝，形成介電層，以覆蓋溝槽的內壁面，平臺的頂面以及終端溝槽的內壁面。接著，在步驟S105中，形成一柵極于溝槽內，并在終端溝槽的第一側壁面與第二側壁面上分別形成一第一側壁間隔結構及一第二側壁間隔結構。

如圖3E所示，介電層40順形地覆蓋平臺141的頂面、溝槽130的內壁面、終端溝槽120的內壁面以及終端平臺125的頂面。前述的介電層40可以是氧化層，并通過熱氧化工藝(thermal oxidation process)來形成。在一實施例中，介電層40的厚度介于20nm至500nm之間。

需特別說明的是，在去除氧化層30與遮罩圖案層20’之后，本發明實施例所提供的制造方法可還包括在形成介電層40之前，先形成一犧牲氧化層于溝槽130的內壁面之后，再將犧牲氧化層移除，以降低溝槽130的內壁面的缺陷。

接著，毯覆式地形成一重摻雜半導體層，以填滿溝槽130，并覆蓋平臺141頂面、終端平臺125的頂面以及終端溝槽120的內壁面(圖未示)。形成重摻雜半導體層的方式可以利用任何已知的技術手段，本發明并不限制。接著，如圖3E所示，在回蝕去除位于平臺141頂面、終端平臺125的頂面以及終端溝槽120的底表面S3的部分重摻雜半導體層后，剩下位于溝槽130內的重摻雜半導體層形成柵極132，而覆蓋在終端溝槽120的第一側壁面S1與第二側壁面S2的重摻雜半導體層則分別形成第一側壁間隔結構50a與第二側壁間隔結構50b。

請再參照圖2，在步驟S106中，形成一硬質掩膜層覆蓋主動區，以及部分第一側壁間隔結構。請參照圖3F，硬質掩膜層60覆蓋主動區AR，并由主動區AR延伸至終止區TR內，以覆蓋部分第一側壁間隔結構50a。硬質掩膜層60可用來保護柵極132以及第一側壁間隔結構50a，以免在后續的熱氧化工藝中，柵極132與第一側壁間隔結構50a的表面被完全氧化。在一實施例中，構成硬質掩膜層60的材料可以是氮化硅層。

請繼續參照圖2。在步驟S107中，執行一第二熱氧化工藝，以在所述終端溝槽底部形成底部氧化層，及擴大摻雜區的范圍而形成一第一摻雜區，其中底部氧化層的厚度由中間朝兩端的方向遞減。

請參照圖3G，詳細而言，在執行第二熱氧化工藝時，原本形成在終端溝槽120的底表面S3上，且未被第一側壁間隔結構50a與第二側壁間隔結構50b覆蓋的部分介電層40的厚度會在熱氧化工藝中持續增加，而被第一側壁間隔結構50a與第二側壁間隔結構50b覆蓋的部分介電層40的厚度大致上不會有太大變化。因此，底部氧化層122c的厚度是由中間朝兩端的方向遞減。

更進一步而言，靠近第一側壁面S1與靠近第二側壁面S2的底部氧化層122c具有第一厚度t1，而位于終端溝槽120中央的底部氧化層122c具有第二厚度t2，其中第一厚度t1會小于第二厚度t2。另外，底部氧化層122c的下表面122s為一曲面，如圖1B所示。

另外，對于第一側壁間隔結構50a而言，沒有被硬質掩膜層60覆蓋的部分表面，也就是靠近終端溝槽120底部的表面會在第二熱氧化工藝中被氧化，從而形成如圖1C所示的第一間隙壁123。相似地，在第二熱氧化工藝中，未被硬質掩膜層60覆蓋的第二側壁間隔結構50b的表面會被氧化，以形成如圖1D所示的第二間隙壁124。另外，在終端平臺125上的介電層40的厚度也會在第二熱氧化工藝中增加。

此外，在執行第二熱氧化工藝時，摻雜區121’內的雜質會在磊晶層110內朝基板100的方向擴散，最后形成一第一摻雜區121。由于第一摻雜區121與磊晶層110具有相反的導電型，因此會在磊晶層110內形成PN接面，從而產生空乏區，以改變二極管元件1的電場分布，提高二極管元件的反向崩潰電壓。請繼續參照圖2，在步驟S108中，移除硬質掩膜層以及位于平臺頂面上的部分介電層。請配合參照圖3H，移除硬質掩膜層60以及位于平臺頂面上的部分介電層40之后，于溝槽130內形成柵極介電層131，并在終端溝槽120內形成終端絕緣層122，其中終端絕緣層122包括位于終端溝槽120的第一側壁面S1及第二側壁面S2上的側壁氧化層122a、122b，以及位于終端溝槽120底部的底部氧化層122c。在一實施例中，底部氧化層122c靠近第一側壁面S1的第一厚度t1約介于20nm至500nm之間，而底部氧化層122c在中間部分的第二厚度t2可介于350nm至2000nm之間。

接著，請配合參照圖3I，本發明實施例的二極管元件的制造方法可還包括執行一第二摻雜步驟，以在平臺141頂部形成一第二摻雜區140，其中第二摻雜區與磊晶層具有相反的導電型。詳細而言，可通過離子布植工藝對平臺141頂部區域進行摻雜，之后再通過一熱驅入(drive in)工藝，使摻雜的雜質擴散而形成第二摻雜區140。前述的熱驅入(drive in)工藝是在氮氣下升溫至800℃以上，維持30至60分鐘，以促使雜質擴散。在其他實施例中，第二摻雜步驟可以被省略。第二摻雜區140的摻雜劑量(Dose)大約介于10¹²至10¹⁴cm^-2。

請再參照圖2，在步驟S109中，形成一金屬層于主動區，其中金屬層電性連接溝槽內的柵極，并接觸平臺的頂面，以形成肖特基接觸。請參照圖3J，金屬層142形成于主動區AR，并通過與柵極132的頂面接觸，以建立電性連結。詳細而言，金屬層142與柵極132是形成歐姆接觸(ohmic contact)。

另外，金屬層142接觸平臺141的底面，形成肖特基接觸。構成金屬層142的材料可以選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬硅化物所組成的群組其中的一種。

在一實施例中，是先毯覆式地將金屬材料層形成于磊晶層110的整個表面上，再通過蝕刻方式，去除位于終止區TR內的金屬材料層，以形成覆蓋于主動區AR的金屬層142。在另一實施例中，在將金屬材料層形成于磊晶層110的整個表面之后，執行硅化工藝(silicidation process)，以使金屬材料層與平臺141反應而形成金屬硅化物。之后，再以選擇性蝕刻手段，去除未反應的金屬材料層。

接著，請參照圖3K，本發明實施例的二極管元件的制造方法還包括形成第一接觸墊15于金屬層142上，并且第一接觸墊15電性連接于金屬層142，以及形成一第二接觸墊16于基板100的背面。

形成第一接觸墊15與第二接觸墊16的方式可采用已知的任何技術手段，例如沉積、微影及蝕刻步驟，本發明并不限制。第一接觸墊15與與底部氧化層122c的重疊長度L至少大于終端溝槽寬度W1的1/5。

須說明的是，由于在第一間隙壁123中，第一半導體層123a只有局部被第一絕緣層123b所覆蓋，因此第一接觸墊15也會電性連接第一間隙壁123中的第一半導體層123a。據此，當施加反向偏壓時，由于第一接觸墊15與第一半導體層123a電性連接，可舒緩位于終端溝槽120邊角(corner)的電場強度，而有助于提高反向崩潰電壓，并提高元件可靠度(relibility)。

綜上所述，本發明所提供的二極管元件及其制造方法，通過在終端溝槽下方的磊晶層中形成一具有和磊晶層的導電型相反的摻雜區，可改變電場分布，從而提高肖特基二極管的反向崩潰電壓，并降低反向漏電流。由于反向漏電流降低，在肖特基二極管結構中，金屬層可以選擇具有更低導通電阻的材料。除此之外，終端絕緣層是通過兩階段的熱氧化工藝形成，因此較為致密，且具有較佳的品質。

雖然本發明的實施例已公開如上，然本發明并不受限于上述實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明所公開的范圍內，當可作些許的更動與調整，因此本發明的保護范圍應當以后附的權利要求所界的范圍為準。