一種絕緣柵雙極型晶體管器件結構的制作方法

本發明屬于功率半導體器件
技術領域：
，涉及MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)柵控雙極型器件，尤其涉及絕緣柵雙極型晶體管(IGBT)。
背景技術：
：MOS柵控雙極型器件不但功率高，而且可以用小信號控制。IGBT結構設計多種多樣，其中具有虛擬原胞區域(dummycell)的結構是比較常用的(參見，比如，美國專利8633510，以下稱為“專利文獻1”)。專利文獻1中描述的典型IGBT結構如圖1所示。該結構包括：背面的金屬集電極13、P型集電極12、N型場終止層11和N-漂移區10。晶體管頂部包括有源原胞和虛擬原胞。有源原胞和虛擬原胞通過溝槽柵分開。溝槽柵結構由相互接觸的多晶硅柵電極6和柵氧化層9組成。有源原胞包括N+發射區1和P+接觸區2，它們通過介質層4的窗口和金屬發射極5相連。有源原胞內的P型阱區7通過P+接觸區2和發射極電極相連。有源原胞內的P型阱區的下面還具有N型CS(carrierstored，載流子儲存)層8。虛擬原胞包含P型深阱19。P型深阱19不和任何電極相連，其電位懸空。圖1結構的特征在于虛擬原胞的P型深阱19，其好處是可以減少柵電容。但是，這種結構的柵電容還是不夠小。因此其關斷能耗和關斷延遲時間仍然比較大。所以，有必要改進這種IGBT結構，降低柵電容，減少關斷能耗和關斷延遲時間。技術實現要素：針對現有技術中存在的上述問題，本發明提供一種半導體器件結構，其可以降低柵電容，減少關斷能耗和關斷延遲時間。而且其可以應用在所有的MOS柵控雙極型器件中，包括但不限于，場終止IGBTField-StopIGBT，逆導型IGBTreverse-conductingIGBT，逆阻型IGBTreverse-blockingIGBT和MOS柵控晶閘管MOS-controlledthyristor等。具體來說，本發明采用以下技術方案：一種絕緣柵雙極型晶體管器件結構，具有背面和正面，所述器件從背面開始依次包括：包括金屬集電極13、P型集電極12、N型場終止層11和N-漂移區10，在N-漂移區10中靠近正面的部分設置了N型CS層8，器件頂部包括有源原胞40和虛擬原胞51、52兩種區域，其中虛擬原胞51、52設置在有源原胞40兩側并分別根據與有源原胞40的相對位置稱為左虛擬原胞51和右虛擬原胞51，其特征在于：有源原胞40所包含的溝槽只有兩個而且這兩個溝槽是相鄰的，稱它們為有源溝槽37；有源溝槽37的溝槽結構由相互接觸的有源溝槽多晶硅6和柵氧化層9組成，其中有源溝槽多晶硅6和柵電極30相連；有源原胞區域40由這兩個有源溝槽37以及和有源溝槽37緊密相鄰的半導體層所組成，有源原胞40的左右兩邊都是虛擬原胞51、52，虛擬原胞51、52所包含的溝槽被稱為虛擬溝槽38；虛擬溝槽38的溝槽結構由相互接觸的虛擬溝槽多晶硅3和柵氧化層9組成，其中虛擬溝槽多晶硅3和發射極電極相連；虛擬原胞區域51、52以虛擬溝槽38為其邊界，所有溝槽都至少穿透了部分CS層8和部分N-漂移層10；器件頂部還包括三種P型基區，它們都位于CS層8的上方；第一種P型基區7a位于有源原胞區域40內，但不存在于兩個有源溝槽37之間，第一種P型基區7a上面還設有N+發射區1和P+接觸區2，并通過介質層中的窗口20和金屬發射極5相連接；第二種P型基區7b位于有源原胞區域40內的兩個有源溝槽37之間，并且都是電位懸空的；第三種P型基區7c位于虛擬原胞區域51、52內。優選地，第二種P型基區7b可以是連續的也可以被N-漂移區10分割成不連續的結構，第三種P型基區7c可以是連續的也可以被N-漂移區10分割成不連續的結構，并且第三種P型基區7c中的一個或多個或全部是電位懸空的，或者和發射極電極相連。優選地，第二種P型基區7b和/或第三種P型基區7c上面還包含P+接觸區2或者包含N+發射區1和P+接觸區2兩者。優選地，P型集電極12中還包含N+區域14，從而取代部分P型集電極12，N+區域14的上端和N型場終止層11相接觸，N+區域14的下端和和金屬集電極13相接觸。另外，左虛擬原胞區域51和右虛擬原胞區域52所包含的溝槽數目可以相等，也可以不相等。進一步，有源原胞40和左右虛擬原胞區域51、52所包含的溝槽數目的比例是可變的。在以上所述的絕緣柵雙極型晶體管器件結構中，所采用的半導體材料是硅、碳化硅、氮化鎵。本發明還公開另一種絕緣柵雙極型晶體管器件結構，具有背面和正面，所述器件從背面開始依次包括：包括金屬集電極13、P型集電極12、N-漂移區10和N型CS層8，頂部包括有源原胞40和虛擬原胞51、52兩種區域，其特征在于：有源原胞40所包含的溝槽只有兩個而且這兩個溝槽是相鄰的，稱它們為有源溝槽37；有源溝槽37的溝槽結構由相互接觸的有源溝槽多晶硅6和柵氧化層9組成，其中有源溝槽多晶硅6和柵電極30相連；有源原胞區域40由這兩個有源溝槽37以及和有源溝槽37緊密相鄰的半導體層所組成，有源原胞40的左右兩邊都是虛擬原胞51、52，其中這左右兩邊的虛擬原胞51、52根據與有源原胞40的相對位置分別被稱為左虛擬原胞51和右虛擬原胞51，虛擬原胞51、52所包含的溝槽被稱為虛擬溝槽38；虛擬溝槽38的溝槽結構由相互接觸的虛擬溝槽多晶硅3和柵氧化層9組成，其中虛擬溝槽多晶硅3和發射極電極相連；虛擬原胞區域51、52以虛擬溝槽38為其邊界，所有溝槽都至少穿透了部分CS層8和部分N-漂移層10；器件頂部還包括三種同時形成的P型基區，它們都位于CS層8的上方；第一種P型基區7a位于有源原胞區域40內，但不存在于兩個有源溝槽37之間；第二種P型基區7b可以是連續的也可以是不連續的，位于有源原胞區域40內的兩個有源溝槽37之間；第三種P型基區7c可以是連續的也可以是不連續的，位于虛擬原胞區域51、52內；第一種P型基區7a上面還設有N+發射區1和P+接觸區2，并通過介質層中的窗口20和金屬發射極5相連接；第二種P型基區7b都是電位懸空的；每個第三種P型基區7c要么是電位懸空的，要么和發射極電極相連；正面的N-漂移區有多個電位懸空的P型環15，背面的P型集電極12向上一直延伸到正面。本發明的有益效果是：本發明器件的柵電容、關斷能耗和關斷延遲時間比圖1結構顯著降低。附圖說明圖1是一種傳統的IGBT結構圖；圖2是本發明的一種實例器件結構圖；圖3是本發明的一種實例器件結構圖；圖4是本發明的一種實例器件結構圖；圖5是本發明的一種實例器件結構圖；圖6是本發明的一種實例器件結構圖；圖7是本發明的一種實例器件結構圖；圖8是本發明的一種實例器件結構圖；圖9是本發明的一種實例器件結構圖；圖10是兩種IGBT結構(圖1和圖2結構)的米勒電容對比圖；圖11是用來測試的開關電路；圖12是兩種IGBT結構(圖1和圖2結構)的關斷波形。在圖中：1、N+發射區；2、P+接觸區；3、虛擬溝槽多晶硅；4、介質層；5、金屬發射極；6、有源溝槽多晶硅；7、P型阱區；7a、第一種P型基區；7b、第二種P型基區；7c、第三種P型基區；8、N型CS層；9、柵氧化層；10、N-漂移區；11、N型場終止層；12、P型集電極；13、金屬集電極；14、N+區域；15、P型環；19、P型深阱；20、窗口；30、柵電極；37、有源溝槽；38、虛擬溝槽；40、有源原胞；51、左虛擬原胞；52、右虛擬原胞。具體實施方式本發明采用一種新的結構來解決現有技術中存在的上述問題。本發明的結構具體為：一種半導體器件，包括金屬集電極、P型集電極、N型場終止層、N-漂移區和N型CS層，頂部包括有源原胞和虛擬原胞兩種區域，其中：有源原胞所包含的溝槽只有兩個而且這兩個溝槽是相鄰的，稱它們為有源溝槽；有源溝槽的溝槽結構由相互接觸的多晶硅和柵氧化層組成，其多晶硅和柵電極相連；有源原胞區域由這兩個有源溝槽以及和有源溝槽緊密相鄰的半導體層所組成，有源原胞的左右兩邊都是虛擬原胞，虛擬原胞所包含的溝槽被稱為虛擬溝槽；虛擬溝槽的溝槽結構由相互接觸的多晶硅和柵氧化層組成，其多晶硅和發射極電極相連；虛擬原胞區域以虛擬溝槽為其邊界，所有溝槽都至少穿透了部分CS層和部分N-漂移層；器件頂部還包括三種P型基區，它們都位于CS層的上方；第一種P型基區是連續的，位于有源原胞區域內，但不存在于兩個有源溝槽之間；第二種P型基區是連續的，位于有源原胞區域內的兩個有源溝槽之間；第三種P型基區是連續的，位于虛擬原胞區域內；三種P型基區上面都設有N+發射區和P+接觸區，第一種P型基區和第三種P型基區上面的N+發射區和P+接觸區通過介質層中的窗口和金屬發射極相連接，第二種P型基區及其上面的N+發射區和P+接觸區是電位懸空的。作為本發明的進一步改進，第二種P型基區上面可以不設置N+發射區和P+接觸區；第三種P型基區上面可以不設置N+發射區，其上面的P+接觸區可以擴展。作為本發明的進一步改進，第三種P型基區上面可以不設置P+接觸區。作為本發明的進一步改進，第三種P型基區可以電位懸空。作為本發明的進一步改進，第三種P型基區可以是不連續的，第三種P型基區沿溝槽的方向被N-漂移區分割成不連續的區域；每個第三種P型基區區域要么電位懸空，要么和發射極相連。作為本發明的進一步改進，第二種P型基區可以是不連續的，第二種P型基區沿溝槽的方向被N-漂移區分割成不連續的區域，而且每個第二種P型基區都是電位懸空的。作為本發明的進一步改進，P型集電極區域中可以插入N+區域，該N+區域的上端和和N型場終止層相接觸，該N+區域的下端和和金屬集電極相接觸。作為本發明的進一步改進，N型場終止層被完全取消，正面有多個電位懸空的P型環，背面的集電極向上一直延伸到正面。作為本發明的進一步改進，位于有源原胞左右兩邊的兩個虛擬原胞區域，其所包含的溝槽數目可以相等，也可以不相等。作為本發明的進一步改進，有源原胞和嵌入原胞區域所包含的溝槽數目比例是可變的，可以根據設計要求確定。作為本發明的進一步改進，所采用的半導體材料是硅、碳化硅、氮化鎵。作為本發明的進一步改進，N型場終止層被完全取消，正面有多個電位懸空的P型環，背面的集電極向上一直延伸到正面。下面結合附圖對本發明作進一步詳細說明。本發明的第一種實例如圖2所示：所述器件從背面開始依次包括：金屬集電極13、P型集電極12、N型場終止層11和N-漂移區10，在N-漂移區10中靠近正面的部分設置了CS層8，器件頂部包括有源原胞40和虛擬原胞51、52兩種區域。有源原胞40包括兩個相鄰的溝槽37，以下稱之為有源溝槽。有源溝槽37由相互接觸的有源溝槽多晶硅6和柵氧化層9組成，有源溝槽多晶硅6和器件的柵電極30相連。虛擬原胞根據與有源原胞40的相對位置稱為左虛擬原胞51和右虛擬原胞52，虛擬原胞51、52包含多個溝槽38，以下稱之為虛擬溝槽38。虛擬溝槽38由相互接觸的虛擬溝槽多晶硅3和柵氧化層9組成，虛擬溝槽多晶硅3和發射極電極相連。器件包含三種P型基區7a、7b和7c。其中第一種P型基區7a和第二種P型基區7b位于有源原胞之內，第三種P型基區7c位于虛擬原胞之內。在P型基區7a、7c的內部上方，存在N+發射區1和P+接觸區2，它們通過介質層4中的窗口20和金屬發射極5相連接。P型基區7b電位懸空，其內部上方也存在電位懸空的N+發射區1和P+接觸區2。圖3是本發明的一種實例器件結構圖。P型基區7b的上面不設置N+發射區1和P+接觸區2；P型基區7c的上面不設置N+發射區1，P型基區7c上面的P+接觸區2擴展。圖4是本發明的一種實例器件結構圖。P型基區7b的上面不設置N+發射區1和P+接觸區2；P型基區7c的上面也不設置N+發射區1和P+接觸區2。圖5是本發明的一種實例器件結構圖。虛擬原胞區域的介質層4不具有窗口20，因此P型基區7c的電位懸空。圖6是本發明的一種實例器件結構圖。P型基區7c是不連續的，P型基區7c沿溝槽的方向被N-漂移區10分割成不連續的區域，而且每個P型基區7c要么電位懸空，要么和發射極電極相連。圖7是本發明的一種實例器件結構圖。P型基區7b是不連續的，P型基區7b沿溝槽的方向被N-漂移區10分割成不連續的區域，而且每個P型基區7b都是電位懸空。圖8是本發明的一種實例器件結構圖。本發明結構用在了一個逆導型IGBT中：部分P型集電極12被N+區域14取代，N+區域14的上端和和N型場終止層11相接觸，N+區域14的下端和和金屬集電極13相接觸。圖9是本發明的一種實例器件結構圖。本發明結構用在了一個逆阻型IGBT中：N型場終止層11被完全取消，正面有多個電位懸空的P型環15，背面的集電極12向上一直延伸到正面。以上所述的結構實例中，有源原胞和虛擬原胞區域所包含的溝槽數目和比例是可變的，可以根據設計要求而相應變化。制作器件時，也可以用碳化硅、氮化鎵等其他半導體代替硅。本發明的工作原理如下：在圖1所示的傳統IGBT結構中，所有溝槽都是有源溝槽，因此柵電容比較大。在圖2所示的結構中，有很多虛擬溝槽，因此柵電容減少了，關斷能耗和關斷延遲時間也相應減少。為了定量的對比幾種結構的性能，接下來對圖1結構和本發明的圖2結構的性能進行了三維數值模擬分析和對比。模擬的兩種器件各層摻雜參數完全相同，而且都以650VIGBT為例。圖10是兩種IGBT結構(圖1結構和本發明的圖2結構)的米勒電容比較圖。從中可以看出，結溫(Tj)為125℃時，米勒電容(Cres)如下表所示。圖1結構圖2結構Cres(Vce=2V)9.7nFcm-22.7nFcm-2由此可見，和圖1結構相比，本發明提供的圖2結構可以顯著的降低米勒電容。為了對比兩種IGBT的動態開關特性，還進行了開關電路的三維數值模擬。圖11是用來測試的硬開關(hardswitching)電路。電路由IGBT和回流二極管(freewheelingdiode)，負載電感(LLoad)和母線電壓(Vbus)組成。IGBT的柵極由驅動電路(driver)通過柵電阻(Rg)控制。IGBT還具有寄生電感(Lg，Lc和Le)。圖12是兩種結構(圖1結構和本發明的圖2結構)的IGBT關斷波形的三維數值模擬結果。所采用的兩種IGBT芯片有效面積均為1cm2，母線電壓=300V，負載電流為200A，配有完全相同的回流二極管。柵極電阻的取值經過優化，使得兩種IGBT的關斷電壓尖峰都比較低。所有器件的結溫(Tj)都是125℃。關斷性能，包括關斷能耗(Eoff)，關斷電壓尖峰(Vcepeak)和關斷延遲時間(Turnoffdelaytime)如下表所示。圖1結構圖2結構Eoff14.592mJ9.951mJVcepeak470V461VTurnoffdelaytime2.0229μs0.5513μs由此可見，比圖1結構相比，本發明提供的圖2結構的關斷能耗降低了32%，關斷延遲時間減少了73%。另外本發明結構的關斷電壓尖峰更低，有利于提高器件的可靠性。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明。凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。上面結合附圖對本發明的實施方式作了詳細的說明，但是本發明不限于上述實施方式，在所屬
技術領域：
普通技術人員所具備的知識范圍內，還可以在不脫離本發明宗旨的前提下做出各種變化。當前第1頁1 2 3