非接觸式射頻芯片晶元測試方法及裝置與流程

本發明涉及射頻測試領域，尤其涉及一種非接觸式射頻芯片晶元測試方法及裝置。

背景技術：

在對非接觸式射頻芯片晶元進行封裝前，需對其進行測試。對非接觸式射頻芯片晶元測試時，采用探針向非接觸式射頻芯片晶元提供測試信號。由于非接觸式射頻芯片晶元的面積日益減小，為提高測試效率，在進行測試時非接觸式射頻芯片晶元排布較為緊湊，測試機同時對多個非接觸式射頻芯片晶元進行多通道并行測試。多個向非接觸式射頻芯片晶元提供測試信號探針之間會產生干擾導致測試不穩定。

一種可能的解決方式是在每組探針之間設置屏蔽設施，但此種方式成本較高，且普適性較差。

技術實現要素：

本發明解決的技術問題是避免多個非接觸式射頻芯片晶元測試信號之間的干擾，提升測試的穩定性。

為解決上述問題，本發明實施例提供了一種非接觸式射頻芯片晶元測試方法，包括：

待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率；

基于預置的內部時鐘對所述測試信號進行處理，以獲得對應的通信信息。

可選的，所述測試信號的載波頻率為零。

可選的，所述測試信號為直流偏置信號。

可選的，所述非接觸式射頻芯片晶元測試方法還包括：根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘。

可選的，在根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘前，還包括：發送分頻后的時鐘信號；所述測試信號中攜帶的時鐘校準信息包括時鐘頻率判斷結果信息。

可選的，所述測試信號中攜帶的時鐘校準信息包括同步頭；所述根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘，包括：根據預設的同步頭內的時鐘數目校準預置的內部時鐘。

本發明實施例還提供了一種非接觸式射頻芯片晶元測試裝置，其特征在于，包括：

測試信號接收單元，適于接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率；

通信信息獲取單元，適于基于預置的內部時鐘對所述測試信號進行處理，以獲得對應的通信信息。

可選的，所述測試信號接收單元還適于接收載波頻率為零的測試信號。

可選的，所述非接觸式射頻芯片晶元測試裝置還包括：時鐘校準單元，適于根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘。

本發明實施例還提供了另一種非接觸式射頻芯片晶元測試方法，包括：

向待測試非接觸式射頻芯片晶元發送測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率；所述測試信號攜帶時鐘校準信息。

與現有技術相比，本發明的技術方案具有以下有益效果：

待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率，由于測試信號的載波頻率較低，接收待測試信號的探針之間電抗增大，從而可以減小接收待測試信號的探針間的信號耦合，降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。另外，由于本發明實施例中的非接觸式射頻芯片晶元測試方法可以降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而避免由于相鄰通道射頻干擾導致的并行測試的通道數量限制，提高了非接觸式射頻芯片晶元測試的效率，降低測試成本。

進一步，由于所述測試信號的載波頻率為零，而測試信號的頻率遠低于載波頻率，從而可以大幅增加向非接觸式射頻芯片晶元提供測試信號探針之間的電抗，減小向非接觸式射頻芯片晶元提供測試信號探針之間的信號耦合，從而降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。

此外，在所述測試信號的載波頻率為零時，由于所述測試信號為直流偏置信號，從而可以偏置電流為非接觸式射頻芯片晶元提供足夠的能量，保障測試過程的順利完成；由于所述測試信號的載波頻率為零，測試機與芯片之間的通信就不存在高頻信號，從而杜絕了通道間的射頻信號相互干擾的問題。待測試非接觸式射頻芯片晶元內建時鐘源，利用內建時鐘源來代替原來從載波上恢復的時鐘，從而可以實現測試機與芯片之間的通信。

附圖說明

圖1是本發明實施例中一種非接觸式射頻芯片晶元測試系統；

圖2是本發明實施例中一種非接觸式射頻芯片晶元測試方法的流程圖；

圖3是本發明實施例中另一種非接觸式射頻芯片晶元測試方法的流程圖；

圖4是本發明實施例中一種射頻芯片晶元測試裝置的結構示意圖；

圖5是本發明實施例中一種射頻芯片晶元測試裝置的結構示意圖；

圖6是本發明實施例中兩種測試信號的示意圖；

圖7是本發明實施例中兩種測試信號的頻域示意圖。

具體實施方式

如前所述，在對非接觸式射頻芯片晶元進行封裝前，需對其進行測試。對非接觸式射頻芯片晶元測試時，采用探針向非接觸式射頻芯片晶元提供測試信號。由于非接觸式射頻芯片晶元的面積日益減小，為提高測試效率，在進行測試時非接觸式射頻芯片晶元排布較為緊湊，測試機同時對多個非接觸式射頻芯片晶元進行多通道并行測試。多個向非接觸式射頻芯片晶元提供測試信號探針之間會產生干擾導致測試不穩定。一種可能的解決方式是在每組探針之間設置屏蔽設施，但此種方式成本較高，且普適性較差。

在本發明實施例中，待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率，由于測試信號的載波頻率較低，接收待測試信號的探針之間電抗增大，從而可以減小接收待測試信號的探針間的信號耦合，降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。另外，由于本發明實施例中的非接觸式射頻芯片晶元測試方法可以降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而避免由于相鄰通道射頻干擾導致的并行測試的通道數量限制，提高了非接觸式射頻芯片晶元測試的效率，降低測試成本。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖1是本發明實施例中一種非接觸式射頻芯片晶元測試系統。

非接觸式射頻芯片晶元測試系統10包括待測試的晶元11和測試機12。

晶元11包括多個依次排布的非接觸式射頻芯片晶元，在測試時，晶元11至于測試機臺14之上。在具體實施中，測試機12產生測試信號，通過探針卡121將測試信號并行送至多個非接觸式射頻芯片晶元。

由于非接觸式射頻芯片晶元的面積越來越小，非接觸式射頻芯片晶元的排布越來越密集，探針的距離也越來越小。在探測信號的頻率較高時，會導致探針間的耦合越來越大，從而導致測試結果的準確性收到影響，也會限制一次進行并行測試的非接觸式射頻芯片晶元的數量。

在本發明實施例中，測試機向非接觸式射頻芯片晶元發送測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率，從而可以減少探針之間的耦合降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。另外，由于可以降低非接觸式射頻芯片晶元測試信號之間的干擾，從而避免由于相鄰通道射頻干擾導致的并行測試的通道數量限制，提高了非接觸式射頻芯片晶元測試的效率，降低測試成本。

非接觸式射頻芯片晶元測試是在封裝前對非接觸式芯片進行的測試，在 進行非接觸式射頻芯片晶元測試時，將非接觸式射頻芯片晶元設置為測試模式，以便接收并識別測試信號。

在具體實施中，非接觸式射頻芯片晶元可以是非接觸智能卡芯片，也可以是射頻識別芯片。在對非接觸智能卡芯片進行測試時，測試機12將自身模擬為射頻識別設備，產生測試信號，此時測試信號可以是讀信號或者寫信號，也可以是時鐘校準信號；在對射頻識別芯片進行測試時測試機12將自身模擬為非接觸智能卡芯片，產生應答射頻識別芯片的測試信號，或者測試機12也可將自身模擬為主動式的非接觸智能卡芯片，向射頻識別芯片發送測試信號，此時的測試信號同樣可以攜帶時鐘校準信息。

在本發明實施例中，由于測試信號的載波頻率低于對應的射頻通信協議規定頻率，故待測試的非接觸式射頻芯片晶元中需包含預置的用于測試的時鐘。非接觸式射頻芯片晶元在接收到測試信號后，基于預置的內部時鐘對所述測試信號進行處理，以獲得對應的通信信息，并根據通信信息進行反饋。

測試機12根據非接觸式射頻芯片晶元反饋信息進行判斷，從而確定非接觸式射頻芯片晶元是否通過檢測。其中，測試機的信號通過幅度調制方式，調制在高頻載波上。芯片的應答信號通過負載阻抗的變化方式調制到高頻載波上。

圖2是本發明實施例中一種非接觸式射頻芯片晶元測試方法的流程圖。

S11，待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率。

在具體實施中，所述射頻通信協議可以是高頻通信協議、超高頻通信協議等，對應的載波頻率可以從幾百KHz到幾個GHz。由于測試信號的載波頻率較低，接收待測試信號的探針之間電抗增大，從而可以減小接收待測試信號的探針間的信號耦合，降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。

例如，在15693協議中，對應的載波頻率為13.56MHz，此時若測試機同時對多個非接觸式射頻芯片晶元進行多通道并行測試，在探針之間的容抗值為1/(j*C*2*Pi*13.56M)，其中C為探針間的電容；若將載波頻率降低到1 MHz，則探針之間的電抗值為1/(j*C*2*Pi*1M)，容抗的絕對值增大，探針之間的耦合干擾依比例降低，從而在不對探針做改變的前提下提升了非接觸式射頻芯片晶元測試方法的穩定性。另外，由于可以降低非接觸式射頻芯片晶元測試信號之間的干擾，從而避免由于相鄰通道射頻干擾導致的并行測試的通道數量限制，提高了非接觸式射頻芯片晶元測試的效率，降低測試成本。

此處僅為舉例說明，在實際測試中，可以依照待測試非接觸式射頻芯片晶元的功耗進行計算，以載波可以為待測試非接觸式射頻芯片晶元提供能量為限度。

在本發明一實施例中，待測試非接觸式射頻芯片晶元接收測試信號的載波頻率為零。

此時測試信號可以是直流偏置信號，通過直流偏置向待測試非接觸式射頻芯片晶元提供能量。

測試信號可以是直流包絡信號，將直流包絡信號直接加到天線兩端，這樣測試機與芯片之間的通信就不存在高頻信號，從而杜絕了通道間的射頻信號相互干擾的問題。

由于所述測試信號的載波頻率為零，而測試信號的頻率遠低于載波頻率，從而可以大幅增加向非接觸式射頻芯片晶元提供測試信號探針之間的電抗，減小向非接觸式射頻芯片晶元提供測試信號探針之間的信號耦合，從而降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。

在所述測試信號的載波頻率為零時，由于所述測試信號為直流偏置信號，從而可以偏置電流為非接觸式射頻芯片晶元提供足夠的能量，保障測試過程的順利完成；由于所述測試信號的載波頻率為零，測試機與芯片之間的通信就不存在高頻信號，從而杜絕了通道間的射頻信號相互干擾的問題。待測試非接觸式射頻芯片晶元內建時鐘源，利用內建時鐘源來代替原來從載波上恢復的時鐘，從而可以實現測試機與芯片之間的通信。

S12，基于預置的內部時鐘對所述測試信號進行處理，以獲得對應的通信信息。

由于測試信號的載波頻率低于對應的射頻通信協議規定頻率，測試信號中不再攜帶時鐘頻率信息，故需在待測試非接觸式射頻芯片晶元一端配置自動調節的內部時鐘，為測試的通信過程提供精確時鐘。

在具體實施中，上述非接觸式射頻芯片晶元測試方法還可以包括：根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘。

在本發明一實施例中，待測試非接觸式射頻芯片晶元一端主動向測試機發送分頻后的時鐘信號，測試機在接收到分頻后的時鐘信號后進行計算，并和預設的時鐘頻率比較，反饋包含時鐘校準信息的測試信號至非接觸式射頻芯片晶元。此處時鐘校準信息可以是時鐘頻率判斷結果，例如頻率過高或過低。非接觸式射頻芯片晶元根據時鐘校準信息校準預置的內部時鐘。

在本發明另一實施例中，所述測試信號中攜帶的時鐘校準信息是同步頭，所述根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘包括：根據預設的同步頭內的時鐘數目校準預置的內部時鐘。同步頭可以是一個凹形或凸形波形，待測試非接觸式射頻芯片晶元一端根據預設的同步頭內的時鐘數目，計算時鐘頻率，校準預置的內部時鐘。

校準預置的內部時鐘的方式眾多，在此不一一贅述。

在具體實施中，在步驟S11，待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率之前，還可以包括：

S111(參見圖3)，待測試非接觸式射頻芯片晶元上電復位。

待測試非接觸式射頻芯片晶元在上電復位后處于測試狀態，適于接收測試信號。

S112(參見圖3)，校準預置的內部時鐘。

在具體實施中，校準預置的內部時鐘可以是根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘。具體實現方式如前所述，此不贅述。

待測試非接觸式射頻芯片晶元上電復位并校準預置內部時鐘后，進入具體的測試步驟，也就是步驟S11和步驟S12。

在本發明實施例中，待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率，由于測試信號的載波頻率較低，接收待測試信號的探針之間電抗增大，從而可以減小接收待測試信號的探針間的信號耦合，降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。另外，由于本發明實施例中的非接觸式射頻芯片晶元測試方法可以降低測試非接觸式射頻芯片晶元的測試信號之間的干擾，從而避免由于相鄰通道射頻干擾導致的并行測試的通道數量限制，提高了非接觸式射頻芯片晶元測試的效率，降低測試成本。

本發明實施例還提供一種非接觸式射頻芯片晶元測試方法，包括：向待測試非接觸式射頻芯片晶元發送測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率；所述測試信號攜帶時鐘校準信息。

圖4是本發明實施例中一種射頻芯片晶元測試裝置的結構示意圖。非接觸式射頻芯片晶元測試裝置31包括測試信號接收單元311和通信信息獲取單元312，其中：

測試信號接收單元311，適于接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率。

通信信息獲取單元312，適于基于預置的內部時鐘對所述測試信號進行處理，以獲得對應的通信信息。

在本發明一實施例中，測試信號接收單元311適于接收載波頻率為零的測試信號。

在具體實施中，所述非接觸式射頻芯片晶元測試裝置31還可以包括：時鐘校準單元313，適于根據所述測試信號中攜帶的時鐘校準信息校準預置的內部時鐘。

圖5是本發明實施例中一種射頻芯片晶元測試裝置的結構示意圖。

在測試時，通過探針對天線接口P41和P42施加測試信號，若測試信號為交流信號，則整流電路41中的四個二極管交替導通，若測試信號為直流偏置信號，整流電路41中的四個二極管只有兩個導通。內部電路42適于提供 內部時鐘，獲得對應的通信信息。

圖6是本發明實施例中兩種測試信號的示意圖。

圖中上側信號51為經過載波調制的測試信號，下側信號52為直流偏置測試信號。在測試信號是直流偏置信號時，通過直流偏置向待測試非接觸式射頻芯片晶元提供能量。

若直接將未經過載波調制的直流偏置測試信號載到天線兩端，經過整流電路41(參見圖4)之后的電壓波形與將經過載波調制的測試信號整流出來的包絡信號基本類似。

圖7是本發明實施例中兩種測試信號的頻域示意圖。

其中ω₀是載波高頻信號，ω₀+ω₁和ω₀—ω₁也就是經過載波調制的測試信號的頻譜位置；ω₁是低頻包絡信號，也就是未經過載波調制的直流偏置測試信號的頻譜位置。

在本發明實施例中，待測試非接觸式射頻芯片晶元接收測試信號，所述測試信號的載波頻率低于對應的射頻通信協議規定頻率，由于測試信號的載波頻率較低，接收待測試信號的探針之間電抗增大，從而可以減小接收待測試信號的探針間的信號耦合，降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。另外，由于本發明實施例中的非接觸式射頻芯片晶元測試方法可以降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而避免由于相鄰通道射頻干擾導致的并行測試的通道數量限制，提高了非接觸式射頻芯片晶元測試的效率，降低測試成本。

在本發明另一實施例中，由于所述測試信號的載波頻率為零，而測試信號的頻率遠低于載波頻率，從而可以大幅增加向非接觸式射頻芯片晶元提供測試信號探針之間的電抗，減小向非接觸式射頻芯片晶元提供測試信號探針之間的信號耦合，從而降低測試非接觸式射頻芯片晶元測試信號之間的干擾，從而提升非接觸式射頻芯片晶元測試方法的穩定性。

在所述測試信號的載波頻率為零時，由于所述測試信號為直流偏置信號，從而可以偏置電流為非接觸式射頻芯片晶元提供足夠的能量，保障測試過程 的順利完成；由于所述測試信號的載波頻率為零，測試機與芯片之間的通信就不存在高頻信號，從而杜絕了通道間的射頻信號相互干擾的問題。待測試非接觸式射頻芯片晶元內建時鐘源，利用內建時鐘源來代替原來從載波上恢復的時鐘，從而可以實現測試機與芯片之間的通信。

本領域普通技術人員可以理解上述實施例的各種方法中的全部或部分步驟是可以通過程序來指令相關的硬件來完成，該程序可以存儲于一計算機可讀存儲介質中，存儲介質可以包括：ROM、RAM、磁盤或光盤等。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。