MOS晶體管，其L型柵的彎折角外側區域設有一 P型重摻雜體接觸區，所述P型重摻雜體接觸區與其所在NMOS晶體管的體區及N型重摻雜源區均相互接觸;對于PMOS晶體管，其L型柵的彎折角外側區域設有一N型重摻雜體接觸區，所述P型重摻雜體接觸區與其所在PMOS晶體管的體區及P型重摻雜源區均相互接觸。本發明可以在犧牲較小單元面積的情況下(最終的有效單元面積可小于4μπι2)有效抑制PD SOI器件中的浮體效應以及寄生三極管效應引發的漏功耗以及晶體管閾值電壓漂移，提高單元的抗噪聲能力。并且本發明的SOI單端口 SRAM單元的制作方法不引入額外掩膜板、與現有邏輯工藝完全兼容，單元內部采用中心對稱結構，不僅有利于MOS管的尺寸和閾值電壓等匹配，還有利于形成陣列，方便全定制SRAM芯片。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0125]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【主權項】
1.一種SOI單端口 SRAM單元，所述SOI單端口 SRAM單元包括: 第一反相器，由第一PMOS晶體管及第一NMOS晶體管組成； 第二反相器，由第二PMOS晶體管及第二NMOS晶體管組成； 獲取管，由第三NMOS晶體管及第四NMOS晶體管組成； 其中，所述第三匪OS管的源極連接至所述第一反相器的輸出端及所述第二反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的位線； 所述第四匪OS晶體管的源極連接至所述第二反相器的輸出端及所述第一反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的反位線； 其特征在于: 所述第一、第二 PMOS晶體管及第一、第二 NMOS晶體管均采用L型柵;對于NMOS晶體管，其L型柵的彎折角外側區域設有一P型重摻雜體接觸區，所述P型重摻雜體接觸區與其所在匪OS晶體管的體區及N型重摻雜源區均相互接觸;對于PMOS晶體管，其L型柵的彎折角外側區域設有一N型重摻雜體接觸區，所述P型重摻雜體接觸區與其所在PMOS晶體管的體區及P型重摻雜源區均相互接觸。2.根據權利要求1所述的SOI單端口SRAM單元，其特征在于:所述N型重摻雜源區及所述P型重摻雜體接觸區上部形成有金屬硅化物。3.根據權利要求1所述的SOI單端口SRAM單元，其特征在于:所述P型重摻雜源區及所述N型重摻雜體接觸區上部形成有金屬硅化物。4.根據權利要求2或3所述的SOI單端口SRAM單元，其特征在于:所述金屬娃化物選自娃化鈷及硅化鈦中的任意一種。5.根據權利要求1所述的SOI單端口SRAM單元，其特征在于:所述SOI單端口 SRAM單元采用自下而上依次包括背襯底、絕緣埋層及頂層硅的SOI襯底，各晶體管所在有源區之間通過上下貫穿所述頂層硅的淺溝槽隔離結構隔離。6.根據權利要求1所述的SOI單端口SRAM單元，其特征在于:所述第三、第四NMOS晶體管中至少有一個采用L型柵NMOS管。7.根據權利要求1所述的SOI單端口SRAM單元，其特征在于:所述第三、第四NMOS晶體管中至少有一個采用普通柵NMOS管、T型柵NMOS管或H型柵NMOS管。8.一種SOI單端口 SRAM單元的制作方法，其特征在于，包括如下步驟: S1:提供一自下而上依次包括背襯底、絕緣埋層及頂層硅的SOI襯底，在所述頂層硅中制作淺溝槽隔離結構，定義出有源區； S2:依據所述有源區的位置在所述頂層硅中制作N阱、第一P阱及第二P阱，其中，所述N阱位于所述第一P阱及第二P阱之間； S3:在所述N阱中制作第一PMOS晶體管及第二PMOS晶體管；在所述第一P阱中制作第一NMOS晶體管及第三WOS晶體管;在所述第二P阱中制作第二WOS晶體管及第四NMOS晶體管；其中，所述第一、第二PMOS晶體管及第一、第二匪OS晶體管均采用L型柵;對于NMOS晶體管，其L型柵的彎折角外側區域設有一P型重摻雜體接觸區，所述P型重摻雜體接觸區與其所在匪OS晶體管的體區及N型重摻雜源區均相互接觸;對于PMOS晶體管，其L型柵的彎折角外側區域設有一N型重摻雜體接觸區，所述P型重摻雜體接觸區與其所在PMOS晶體管的體區及P型重摻雜源區均相互接觸； S4:制作金屬過孔及相應金屬連線，以完成所述SRAM單元的制作。9.根據權利要求8所述的SOI單端口SRAM單元的制作方法，其特征在于:所述步驟S3包括步驟: S3-1:形成跨越所述第一 P阱及所述N阱的第一柵極及跨越所述N阱及第二 P阱的第二柵極，并在所述第一 P阱預設位置形成第三柵極，在所述第二 P阱預設位置形成第四柵極;所述第一柵極為所述第一匪OS晶體管及所述第一PMOS晶體管所共用，且所述第一柵極分別在所述第一 NMOS晶體管及所述第一 PMOS晶體管位置處具有一彎折部;所述第二柵極為所述第二NMOS晶體管及所述第二PMOS晶體管所共用，且所述第二柵極分別在所述第二NMOS晶體管及所述第二 PMOS晶體管位置處具有一彎折部； S3-2:在所述第一、第二P阱預設位置進行N型輕摻雜，形成所述第一、第二、第三及第四WOS晶體管的淺N型區；在所述N阱預設位置進行P型輕摻雜，形成所述第一、第二 PMOS晶體管的淺P型區； S3-3:在所述第一、第二、第三、第四柵極周圍形成側墻隔離結構； S3-4:在所述N阱預設位置進行N型重摻雜，形成所述第一、第二 PMOS晶體管的所述N型重摻雜體接觸區；在所述第一、第二P阱預設位置進行P型重摻雜，形成所述第一、二NMOS晶體管的所述P型重摻雜體接觸區。10.根據權利要求9所述的SOI單端口SRAM單元的制作方法，其特征在于:采用離子注入法形成所述N型重摻雜體接觸區及所述P型重摻雜體接觸區。11.根據權利要求10所述的SOI單端口SRAM單元的制作方法，其特征在于:所述離子注入的濃度范圍是lE15-9E15/cm2012.根據權利要求9所述的SOI單端口SRAM單元的制作方法，其特征在于:于所述步驟S3-4中，還包括在所述第一、第二P阱預設位置進行N型重摻雜，形成所述第一、二、第三、第四NMOS晶體管的N型重摻雜源漏區的步驟，以及在所述N阱預設位置進行P型重摻雜，形成所述第一、第二 PMOS晶體管的P型重摻雜源漏區的步驟。13.根據權利要求12所述的SOI單端口 S R A M單元的制作方法，其特征在于:所述第一NMOS晶體管的漏極與所述第三NMOS晶體管的源極共用;所述第二 NMOS晶體管的漏極與所述第四NMOS晶體管的源極共用。14.根據權利要求8所述的SOI單端口SRAM單元的制作方法，其特征在于:于所述步驟S3中，還包括在所述P型重摻雜源區、N型重摻雜體接觸區及所述N型重摻雜源區、P型重摻雜體接觸區上部形成金屬硅化物的步驟。15.根據權利要求14所述的SOI單端口SRAM單元的制作方法，其特征在于:通過在所述P型重摻雜源區、N型重摻雜體接觸區及所述N型重摻雜源區^型重摻雜體接觸區上形成金屬層，并熱處理使所述金屬層與其下的Si材料反應，生成所述金屬硅化物。16.根據權利要求15所述的SOI單端口SRAM單元的制作方法，其特征在于:所述熱處理的溫度范圍是700-900°C，時間為50-70秒。17.根據權利要求8所述的SOI單端口SRAM單元的制作方法，其特征在于:所述第一匪OS晶體管與所述第一 PMOS晶體管互連形成第一反相器;所述第二 NMOS晶體管與所述第二 PMOS晶體管互連形成第二反相器;所述第三NMOS管的源極連接至所述第一反相器的輸出端及所述第二反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的位線；所述第四NMOS晶體管的源極連接至所述第二反相器的輸出端及所述第一反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的反位線。
【專利摘要】本發明提供一種SOI單端口SRAM單元及其制作方法，所述單元包括：第一反相器，由第一PMOS晶體管及第一NMOS晶體管組成；第二反相器，由第二PMOS晶體管及第二NMOS晶體管組成；獲取管，由第三、第四NMOS晶體管組成。本發明的SRAM單元中，組成第一反相器及第二反相器的四個晶體管均采用L型柵，且L型柵的彎折角外側區域設有重摻雜體接觸區。本發明可以在犧牲較小單元面積的情況下有效抑制PD？SOI器件中的浮體效應以及寄生三極管效應引發的漏功耗以及晶體管閾值電壓漂移，提高單元的抗噪聲能力。并且本發明制造工藝不引入額外掩膜板、與現有邏輯工藝完全兼容，單元內部采用中心對稱結構，不僅有利于MOS管的尺寸和閾值電壓等匹配，還有利于形成陣列，方便全定制SRAM芯片。
【IPC分類】G11C11/41, H01L27/11, H01L21/8244, G11C11/412
【公開號】CN105551518
【申請號】CN201610008919
【發明人】陳靜, 何偉偉, 伍青青, 羅杰馨, 王曦
【申請人】中國科學院上海微系統與信息技術研究所
【公開日】2016年5月4日
【申請日】2016年1月7日