用于測量sram陣列電容的測試電路及測量sram陣列電容的方法
【技術領域】
[0001]本發明涉及半導體技術領域，具體而言涉及一種用于測量靜態隨機存儲器(SRAM)陣列電容的測試電路及測量SRAM陣列電容的方法。
【背景技術】
[0002]對于SRAM陣列電容來說，當前常用電橋法來測量電容。圖1為當前常用的測量電容的電橋法電路圖。如圖1所示，電橋平衡時可以用等式Rx+l/j ω(:χ = R4/R3(R2+l/j coC2)來表示，則Cx = R3C2/R4。當前常用的用于SRAM陣列電容的測試結構通常采用LCR測試儀(例如Agilent4284)對電容進行直接測量。這類常規測試儀的精度不高，因此直接利用這類測試儀測量電容時的誤差會比較大。并且，采用LCR測試儀測量電容時每次測試都要求電容校準(calibrat1n),比較麻煩。
【發明內容】
[0003]針對現有技術的不足，一方面，本發明提供一種用于測量SRAM陣列電容的測試電路，所述測試電路包括:待測SRAM陣列、用于與所述待測SRAM陣列進行比較的比較SRAM陣列、與所述待測SRAM陣列相對應的第一 PM0S管和第一 NM0S管、以及與所述比較SRAM陣列相對應的第二 PM0S管和第二 NM0S管。其中，所述第一 PM0S管的漏極連接第一電源，所述第二 PM0S管的漏極連接第二電源；所述第一 NM0S管的源極連接第三電源，所述第二 NM0S管的源極連接所述第三電源；所述第一PM0S管的柵極和所述第二PM0S管的柵極相連接，所述第一 NM0S管的柵極和所述第二 NM0S管的柵極相連接；所述待測SRAM陣列的第一端口連接所述第一 PM0S管的源極和所述第一 NM0S管的漏極，所述待測SRAM陣列的第二端口連接所述第三電源；所述比較SRAM陣列的第一端口連接所述第二 PM0S管的源極和所述第二 NM0S管的漏極，所述比較SRAM陣列的第二端口連接所述第三電源。
[0004]在本發明的一個實施例中，所述測試電路包括多個所述比較SRAM陣列，并且多個所述比較SRAM陣列中的每一個均對應于一個所述第二 PM0S管和一個所述第二 NM0S管。
[0005]在本發明的一個實施例中，所述待測SRAM陣列和所述比較SRAM陣列的區別在于存儲容量不同。
[0006]在本發明的一個實施例中，所述待測SRAM陣列和所述比較SRAM陣列包含的存儲單元的個數不同。
[0007]在本發明的一個實施例中，所述待測SRAM陣列和所述比較SRAM陣列的區別在于是否包含存儲單元(cell)。
[0008]在本發明的一個實施例中，所述待測SRAM陣列包含存儲單元，所述比較SRAM陣列不包含存儲單元。
[0009]在本發明的一個實施例中，所述待測SRAM陣列和所述比較SRAM陣列的區別在于所包含的工序階段不同。
[0010]在本發明的一個實施例中，所述待測SRAM陣列包含前段工序(FE0L)，所述比較SRAM陣列不包含前段工序。
[0011 ] 在本發明的一個實施例中，所述第一電源和所述第二電源相同，均為Vdd。
[0012]在本發明的一個實施例中，所述第三電源為Vss。
[0013]另一方面，本發明提供一種使用如上所述的測試電路測量SRAM陣列電容的方法。當所述測試電路工作時，在所述第一 PM0S管、所述第一 NM0S管、所述第二 PM0S管以及所述第二NM0S管上加脈沖，以使其導通或關閉；測量通過所述第一PM0S管的漏極的第一電流和通過所述第二 PM0S管的漏極的第二電流；以及基于所述第一電流和所述第二電流、所述脈沖的頻率以及使所述測試電路工作的所述第一電源和所述第二電源的電壓計算所述待測SRAM陣列的電容。
[0014]在本發明的一個實施例中，在所述第一 NM0S管和所述第二 NM0S管上所加的脈沖的寬度小于在所述第一 PM0S管和所述第二 PM0S管上所加的脈沖的寬度。
[0015]本發明所提供的用于測量SRAM陣列電容的測試電路僅在測試結構中添加若干器件，結構簡單，易于實現，并且通過該測試電路，可以通過測量電流而非直接測量電容來間接測得電容，測量速度更快，測量精度更高。
【附圖說明】
[0016]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0017]附圖中:
[0018]圖1示出了當前常用的測量電容的電橋法電路圖；
[0019]圖2示出了根據本發明實施例的、用于測量SRAM陣列電容的測試電路的結構圖；
[0020]圖3示出了在圖2的PM0S管和NM0S管上所加的脈沖的波形圖；
[0021]圖4示出了根據本發明另一個實施例的、用于測量SRAM陣列電容的測試電路的結構圖；
[0022]圖5示出了根據本發明又一個實施例的、用于測量SRAM陣列電容的測試電路的結構圖；以及
[0023]圖6示出了根據本發明再一個實施例的、用于測量SRAM陣列電容的測試電路的結構圖。
【具體實施方式】
[0024]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0025]應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。
[0026]在此使用的術語的目的僅在于描述具體實施例并且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0027]為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明提出的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0028]實施例一
[0029]一方面，本發明提供一種用于測量SRAM陣列電容的測試電路。圖2示出了根據本發明實施例的、用于測量SRAM陣列電容的測試電路200的結構圖。如圖2所示，用于測量SRAM陣列電容的測試電路200包括待測SRAM陣列201、用于與待測SRAM陣列201進行比較的比較SRAM陣列202、與待測SRAM陣列相對應的第一 PM0S管203和第一 NM0S管204、以及與比較SRAM陣列202相對應的第二 PM0S管205和第二 NM0S管206。
[0030]其中，第一 PM0S管203的漏極連接第一電源，第二 PM0S管205的漏極連接第二電源；
[0031]第一 NM0S管204的源極連接第三電源，第二 NM0S管206的源極連接第三電源；
[0032]第一 PM0S管203的柵極和第二 PM0S管205的柵極相連接，第一 NM0S管204的柵極和第二 NM0S管206的柵極相連接；
[0033]待測SRAM陣列201的第一端口 A連接第一 PM0S管203的源極和第一 NM0S管204的漏極，待測SRAM陣列201的第二端口 B連接第三電源；
[0034]比較SRAM陣列202的第一端口連接第二 PM0S管205的源極和第二 NM0S管206的漏極，比較SRAM陣列202的第二端口連接第三電源。
[0035]如本領域普通技術人員所能理解的，第一電源和第二電源可以為不同的電源，也可以為相同的電源，例如第一電源和第二電源可以均為Vdd。第三電源可以為Vss。因此，測試電路200的電路板上可以至少需要5個焊盤(PAD)。例如，第一電源在第一焊盤、第二電源在第二焊盤、第三電源在第三焊盤、第一 PM0S管和第二 PM0S管在第四焊盤、第一 NM0S管和第二 NM0S管在第五焊盤。
[0036]當測試電路200工作時，可以在第一 PM0S管203、第一 NM0S管204、第二 PM0S管205以及第二 NM0S管206上加脈沖以使其導通或關閉。圖3示出了在圖2的PM0S管和NM0S管上所加的脈沖的波形圖。如圖3所示，在NM0S管上所加的脈沖的寬度可以小于在PM0S管上所加的脈沖的寬度。例如，在NM0S管上所加的脈沖的寬度可以為在PM0S管上所加的脈沖的寬度的0.8倍，用表達式可表示為4)3?= 0.8*Pftao若PM0S管的延時PKW為0，則NM0S管的延時用表達式可表示為:New= (Pftt-Nfta)/20脈沖頻率可以表示為X，則待測SRAM陣列電容C用表達式可以表示為:C = Q/U，其中電量Q= (IA1-1A2)/X，電壓U =Vdd，其中IA1為可通過電流表A1測量的通過第一 PM0S管203的漏極的電流，并且IA2為可通過電流表A2測量的通過第二 PM0S管205的漏極的電流。
[0037]本發明所提供的上述用于測量SRAM陣列電容的測試電路200僅在測試結構中添加若干器件(成對的PM0S管和NM0S管)，結構簡單，易于實現，并且通過該測試電路200，可以通過測量電流而非直接測量電容來間接測得電容，測量速度更快，測量精度更高。
[0038]根據本發明的一個實施例，待測SRAM陣列和比較SRAM陣列的區別可以在于是否包括存儲單元。示例性地，待測SRAM陣列可以為包含存儲單元的SRAM陣列，而比較SRAM陣列可以為不包含存儲單元的SRAM陣列。圖4示出了根據本發明的一個實施例的、用于測量SRAM陣列電容的測試電路400的結構圖。
[0039]如圖4所示，在測試電路400中，待測SRAM陣列401為包含存儲單元的SRAM陣列，比較SRAM