面向字的內存測試方法
【技術領域】
[0001] 本發明涉及內存測試技術領域，尤其涉及一種面向字的內存測試方法。
【背景技術】
[0002] 內存測試有很多經典算法，march系列算法就是其中之一，但是經典的march算法 都是面向位(bit oriented)的，這是由早期內存的物理結構所決定的。現今的內存都是基 于字(word)的，內存芯片位寬（chip width)以4位(bit)或8位(bit)居多。因此在如今條件 下依然應用面向位(bit oriented)的march算法主要有兩方面缺點：
[0003] 首先，測試性能會比較低下；
[0004] 其次，親合故障(coupling faults)類型的錯誤無法被檢測到。
【發明內容】
[0005] 在下文中給出關于本發明的簡要概述，以便提供關于本發明的某些方面的基本理 解。應當理解，這個概述并不是關于本發明的窮舉性概述。它并不是意圖確定本發明的關鍵 或重要部分，也不是意圖限定本發明的范圍。其目的僅僅是以簡化的形式給出某些概念，以 此作為稍后論述的更詳細描述的前序。
[0006] 本發明提供一種高效的面向字的內存測試方法，并進一步實現檢測耦合故障。
[0007] 本發明提供一種面向字的內存測試方法，包括：
[0008] 針對不同的待測內存錯誤類型，根據內存芯片位寬各自生成內存測試模型序列；
[0009] 利用生成的各所述內存測試模型序列進行內存測試。
[0010] 本發明諸多實施例提供的面向字的內存測試方法根據內存芯片位寬生成內存測 試模型序列，采用了面向字的設計方式生成內存測試模型序列，充分利用內存位寬，提高了 內存測試的效率；
[0011] 本發明一些實施例提供的面向字的內存測試方法通過列舉測試需要覆蓋的錯誤 狀態，列舉雙位兩兩組合可能產生的錯誤狀態的集合，再精簡集合中冗余的錯誤狀態，得到 包含所有需要覆蓋的錯誤狀態的最簡閉環雙位測試序列，即能檢測到所有錯誤狀態的最短 檢測路徑;再將最簡閉環雙位測試序列導入至根據內存芯片位寬生成的基礎模型序列，生 成內存測試模型序列；最后利用生成的內存測試模型序列進行內存測試，實現了對每兩位 之間采用最短路徑檢測所有需要覆蓋的錯誤狀態，最終實現了對親合故障（coup 1 ing faults)的高效檢測。
【附圖說明】
[0012] 參照下面結合附圖對本發明實施例的說明，會更加容易地理解本發明的以上和其 它目的、特點和優點。附圖中的部件只是為了示出本發明的原理。在附圖中，相同的或類似 的技術特征或部件將采用相同或類似的附圖標記來表示。
[0013] 圖1為本發明一實施例提供的面向字的內存測試方法的流程圖。
[0014]圖2為圖1所示內存測試方法中步驟S30的流程圖。
[0015]圖3為圖2所示內存測試方法中步驟S31的流程圖。
[0016] 圖4為本發明一實施例中雙位00、01、10、11四種狀態兩兩組合產生的錯誤狀態的 集合的示意圖。
[0017] 圖5為圖4所示集合精簡了冗余的錯誤狀態后的示意圖。
【具體實施方式】
[0018] 下面參照附圖來說明本發明的實施例。在本發明的一個附圖或一種實施方式中描 述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應 當注意，為了清楚的目的，附圖和說明中省略了與本發明無關的、本領域普通技術人員已知 的部件和處理的表示和描述。
[0019] 圖1為本發明一實施例提供的面向字的內存測試方法的流程圖。
[0020] 如圖1所示，在本實施例中，本發明所提供的面向字的內存測試方法包括：
[0021] S30:針對不同的待測內存錯誤類型，根據內存芯片位寬各自生成內存測試模型序 列；
[0022] S50:利用生成的各所述內存測試模型序列進行內存測試。
[0023] 上述實施例提供的面向字的內存測試方法根據內存芯片位寬生成內存測試模型 序列，采用了面向字的設計方式生成內存測試模型序列，充分利用內存位寬，提高了內存測 試的效率。
[0024]圖2為圖1所示內存測試方法中步驟S30的流程圖。
[0025] 如圖2所示，在一優選實施例中，步驟S30具體包括：
[0026] S31:根據所述待測內存錯誤類型，生成最簡閉環雙位測試序列；
[0027] S33:根據所述內存芯片位寬生成基礎模型序列；
[0028] S35:將所述最簡閉環雙位測試序列導入至所述基礎模型序列中，得到所述內存測 試模型序列。
[0029]圖3為圖2所示內存測試方法中步驟S31的流程圖。
[0030] 如圖3所示，在一優選實施例中，步驟S31具體包括：
[0031] S311:根據所述待測內存錯誤類型，列舉測試中需要覆蓋的錯誤狀態；
[0032] S313:列舉雙位00、01、10、11四種狀態兩兩組合產生的所述錯誤狀態的集合；
[0033] S315:精簡所述錯誤狀態的集合中冗余的錯誤狀態，得到包含所有需要覆蓋的錯 誤狀態的最簡閉環雙位測試序列。
[0034] 在一優選實施例中，所述待測內存錯誤類型為親合故障(coupling faults)，至少 包括倒置親合故障（inversion CFs，簡稱CFin)、固化親合故障（idempotent CFs，簡稱 CFid)、干擾耦合故障(disturb CFs，簡稱CFdst)和狀態耦合故障（state CFs，簡稱CFst)。
[0035] 在一優選實施例中，所述內存芯片位寬為4位或8位。具體地，在本實施例中，內存 芯片位寬為8位，在更多實施例中，內存芯片位寬可采用4位或其它符合芯片標準設計的位 數，并未超出本發明技術方案的保護范圍。
[0036] 以下通過一個待測內存錯誤類型包括固化耦合故障，內存芯片位寬為8位的例子 進行詳細說明。
[0037] S30:針對待測的固化耦合故障，根據內存芯片位寬生成內存測試模型序列。針對 其它類型的耦合故障生成的內存測試模型序列在此不作具體闡述。
[0038]以測試固化耦合故障為例：
[0039] S311:根據待測的固化耦合故障，列舉出測試中需要覆蓋的錯誤狀態：（變化位狀 態的改變趨勢，變化位狀態的改變導致的關聯位狀態的錯誤變化趨勢），具體包括(c〇升，Cl 升）、（cO升，cl降）、（cO降，cl升）、（cO降，cl降）、（cl升，cO升）、（cl升，cO降）、（cl降，cO升)和 (cl降，cO降），其中cO為所述雙位中的前一位，cl為所述雙位中的后一位。
[0040] S313:列舉雙位00、01、10、11四種狀態兩兩組合產生的上述錯誤狀態的集合。
[0041] 圖4為本實施例中雙位00、01、10、11四種狀態兩兩組合產生的錯誤狀態的集合的 示意圖。
[0042] 如圖4所示，雙位(c0，cl)分別為00、01、10、11四種狀態兩兩組合可能產生的錯誤 包括：
[0043] 00-01:((；1升，。0升）；
[0044] 〇l-〇〇:(cl 降，cO 升）;
[0045] 00-11:((：0升，(31降）、（(31升，(3〇降）；
[0046] 11-00:((：0降，(31升）、（(31降，(3〇升）；
[0047] 00-10:(c0 升，cl 升）;
[0048] 10-00:(c0 降，cl 升）;
[0049] 01 - ll:(c0 升，cl 降）;
[0050] ll-01:(c0 降，cl 降）;
[0051] 01 - 10:(。0升，。1升）、（。1降，。0降）；
[0052] 10-01:((3〇降，(31降）、（(31升，(3〇升）；
[0053] ll - l〇:(cl 降，cO 降）;
[0054] l〇-ll:(cl 升，cO 降）;
[0055] 圖5為圖4所示集合精簡了冗余的錯誤狀態后的示意圖。
[0056] 通過上述列舉可看出，標有下劃線的錯誤狀態有重復冗余，因此其測試路徑可以 精簡。
[0057] S315:精簡所述錯誤狀態的集合中冗余的錯誤狀態，得到包含所有需要覆蓋的錯 誤狀態的最簡閉環雙位測試序列。
[0058] 如圖5所示，精簡后剩余的測試路徑包括00-01、00-11、11-00、01 - 10、10-01。
[0059] 由此得到了可以覆蓋所有需要檢測的錯誤類型的最簡閉環測試路徑00-11-00 401410-01，即最簡閉環雙位測試序列（00，11，00,01，10,01)。
[0060] S33:根據所述內存芯片位寬生成基礎模型序列。
[0061] 具體地，根據8位的內存芯片位寬，采用第一基礎模型序列01-23-45-67、第二基礎