技術(shù)總結(jié)
一種并聯(lián)穩(wěn)壓電路，屬于電子集成電路技術(shù)領(lǐng)域。包括由第一PMOS管M1、第二PMOS管M2、第一三極管Q1、第二三極管Q2、第一電阻R1和第二電阻R2組成的基準(zhǔn)部分，以及由第二三極管Q2、第三電阻R3、第四電阻R4、第三PMOS管M3和第一電容C1構(gòu)成的反饋部分，實(shí)現(xiàn)了齊納管的I?V特性，可替代齊納管在電路中工作。本發(fā)明可利用普通BCD工藝實(shí)現(xiàn)，工藝簡單；具有較小的靜態(tài)電流，降低了功耗；采用負(fù)反饋結(jié)構(gòu)實(shí)現(xiàn)并聯(lián)穩(wěn)壓結(jié)構(gòu)，有較高的穩(wěn)壓精度。
技術(shù)研發(fā)人員：甄少偉;陶金;黃鍇;王康樂;羅萍;賀雅娟;張波
受保護(hù)的技術(shù)使用者：電子科技大學(xué)
文檔號碼：201710122932
技術(shù)研發(fā)日：2017.03.03
技術(shù)公布日：2017.05.31