本發明涉及集成電路設計領域,具體來說是設計一種替代齊納管在寬輸入范圍電壓調整器中工作的電路。
背景技術:
隨著科技的發展與社會的進步,便攜式設備已經深入到了每個人的日常生活之中,而長續航的要求,需要更加高效的功率變換器。
根據功率管工作狀態的不同,功率變換器有開關變換器和線性變換器之分。開關變換器中的功率管有兩個工作狀態,即導通狀態ON和完全截止狀態OFF。開關變換器具有高效率、高輸出電流、低靜態電流等特點,隨著集成度的提高,許多新型DC-DC轉換器的外圍電路僅需電感和濾波電容。但該類電源控制器的輸出紋波和開關噪聲較大、成本相對較高。LDO即low dropout regulator,是一種低壓差線性穩壓器。相比之下,低壓差線性穩壓器的突出優點是具有最低的成本,最低的噪聲和最低的靜態電流。
常規利用齊納管的低壓差線性穩壓器LDO如圖1所示,該電路由調整管MT、取樣電阻R1和R2、放大器A、齊納管D和電流源IB組成。其中齊納管工作在反向擊穿狀態,其陰極電壓為基準電壓VREF。采樣電壓VF在放大器A的反相輸入端,與加在同相輸入端的基準電壓VREF相比較。兩者的差值經放大器A放大后,控制調整管MT的柵極電壓,從而穩定輸出電壓VOUT。當輸出電壓VOUT降低時,采樣電壓VF低于基準電壓VREF,因此放大器A的輸出電壓增加,從而使電壓調整器的輸出電壓VOUT升高。相反,若輸出電壓VOUT超過設定值,即采樣電壓VF高于基準電壓VREF,放大器A的輸出電壓降低,從而使電壓調整器的輸出電壓VOUT降低。
利用齊納管的擊穿特性的線性穩壓器,由于結構簡單、魯棒性好等優點得到了廣泛應用。尤其是齊納管的線性穩壓器不需要啟動電流,穩定性好,所以更加受高輸入電壓應用的青睞。但齊納管有以下3個缺點:第一,工藝復雜,需要BCD工藝中額外的掩膜版Mask;第二,其工作電流較大,限制了應用范圍;第三,受工藝的影響,精度不高。
技術實現要素:
本發明所要解決的,就是發明一種具有齊納管穩壓特性,可以替代齊納管工作的穩壓電路,本發明可以利用普通BCD工藝實現,且具有較小的靜態電流,較高的穩壓精度。
本發明的技術方案為:
一種并聯穩壓電路,包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一三極管Q1、第二三極管Q2和第一電容C1,
所述第一PMOS管M1和第二PMOS管M2構成電流鏡,第一PMOS管M1的柵極和漏極互連并連接第二PMOS管M2的柵極和第一三極管Q1的集電極,第一PMOS管M1、第二PMOS管M2和第三PMOS管M3的源極相連,第二PMOS管M2的漏極連接第三PMOS管M3的柵極和第二三極管Q2的集電極;
第一電容C1連接在第三PMOS管M3的源極和柵極之間,第三PMOS管M3的漏極接地;
第一三極管Q1的發射極通過第一電阻R1和第二電阻R2的串聯結構后接地,第一電阻R1和第二電阻R2的串聯點接第二三極管Q2的發射極,第二PMOS管M2的源極通過第三電阻R3和第四電阻R4的串聯結構后接地,第一三極管Q1和第二三極管Q2的基極相連并連接第三電阻R3和第四電阻R4的串聯點。
本發明的有益效果為:采用電路結構代替齊納管,可以利用普通BCD工藝實現;具有較小的靜態電流,降低了功耗;采用帶隙基準以及負反饋結構實現并聯穩壓結構,有較高的穩壓精度。
附圖說明
圖1是傳統低壓差線性穩壓器LDO結構示意圖。
圖2是采用齊納管的常規電壓調整器。
圖3是本發明提出的一種并聯穩壓電路。
圖4是本發明提出的一種并聯穩壓電路的I-V特性圖。
具體實施方式
下面結合附圖,詳細描述本發明的技術方案:
選取寬輸入范圍電壓調整器為一實施例,在本實施例中,將本發明提供的一種并聯穩壓電路代替齊納管工作。
如圖2所示為齊納管在寬輸入范圍電壓調整器中的典型應用電路圖,包括第一NMOS管M4,第二NMOS管M5,第五電阻R5,第一齊納管Z1;第一NMOS管M4的漏極連接第二NMOS管M5的柵極和第五電阻R5的一端,第五電阻R5的另一端和第二NMOS管M5的漏極連接輸入電壓VIN,第一NMOS管M4的源極接齊納管Z1的陰極,齊納管Z1的陽極接地;第一NMOS管M4的柵極與第二NMOS管M5的源極相連并作為該寬輸入范圍電壓調整器的輸出節點,輸出電壓為VOUT。
其中第二NMOS管M5充當調整管,第一NMOS管M4是反饋中重要的一環。若因為負載原因負載電流ILOAD從ILOAD2突降為ILOAD1(ILOAD2>ILOAD1),而第二NMOS管M5的電流IDS5并不能突然降低,因此在那個瞬間IDS5>ILOAD1,表現為對輸出節點充電,輸出電壓VOUT的電壓升高。因為第一齊納管Z1的穩壓特性,第一NMOS管M4的源端電壓VP保持不變,因此第一NMOS管M4的柵源電壓差VGS4升高,流過第一NMOS管M4的電流IDS4增加,進而第二NMOS管M5的柵電壓即H點電壓VH=Vin-R5*IDS4降低。對第二NMOS管M5進行分析,其柵電壓VH降低,源電壓VOUT升高,因此柵源電壓差VGS5=VH-VOUT降低,導致IDS5減小。此刻,IDS5<ILOAD1表現為輸出節點放電,輸出電壓VOUT降低。
負載電流ILOAD升高時,根據同樣的分析方法可知,輸出電壓VOUT仍保持恒定。因此,整個過程是個負反饋過程,輸出電壓VOUT保持恒定。
如圖3所示,是本發明提出的一種并聯穩壓電路,可替代圖2中的齊納管。包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一三極管Q1、第二三極管Q2和第一電容C1,所述第一PMOS管M1和第二PMOS管M2構成電流鏡,第一PMOS管M1的柵極和漏極互連并連接第二PMOS管M2的柵極和第一三極管Q1的集電極,第一PMOS管M1、第二PMOS管M2和第三PMOS管M3的源極相連并連接圖2中第一NMOS管M4的源極,第二PMOS管M2的漏極連接第三PMOS管M3的柵極和第二三極管Q2的集電極;第一電容C1連接在第三PMOS管M3的源極和柵極之間,第三PMOS管M3的漏極接地;第一三極管Q1的發射極通過第一電阻R1和第二電阻R2的串聯結構后接地,第一電阻R1和第二電阻R2的串聯點接第二三極管Q2的發射極,第二PMOS管M2的源極通過第三電阻R3和第四電阻R4的串聯結構后接地,第一三極管Q1和第二三極管Q2的基極相連并連接第三電阻R3和第四電阻R4的串聯點。
本發明的工作原理為:
首先分析主體部分,即由第一PMOS管M1,第二PMOS管M2,第一三極管Q1,第二三極管Q2,第一電阻R1,第二電阻R2組成的基準部分,第一三極管Q1和第二三極管Q2的基極電壓為基準電壓VREF。第一三極管Q1,第二三極管Q2的基極連接在一起,發射極通過第一電阻R1連接在一起。由此,第一電阻R1上的壓降為
其中,VBE2和VBE1分別為Q2,Q1的發射結電壓,VT為熱電壓,IC2和IC1分別為Q2,Q1的集電極電流,IS2和IS1分別為Q2,Q1的發射結反向飽和電流。AE1、AE2分別是第一三極管Q1、第二三極管Q2的發射極面積,設定
則第一電阻R1上的壓降
VR1=ΔVBE=VT·lnn (3)
則第一電阻R1上的電流為PTAT電流,靜態值較小。
第一PMOS管M1,第二PMOS管M2組成電流鏡結構,設電流鏡之比為1:m,則
其中,IDS2和IDS1分別為M2,M1的電流,和分別為M2,M1的寬長比。對于第一三極管Q1和第二三極管Q2,基極電流很小,則
IE1≈IDS1 (6)
IE2=IR1≈IDS2 (7)
聯立上式,得
IE2≈IR1·m (8)
則流過第二電阻R2的電流為
則基準電壓VREF為
由上式可知,基于VT具有正溫度系數,VBE具有負溫度系數,合適選取m、n的取值和第一電阻R1與第二電阻R2的比值,可以實現基準電壓VREF的零溫漂特性。
然后分析由第二三極管Q2、第三電阻R3、第四電阻R4、第三PMOS管M3和第一電容C1構成的反饋部分。當基準電壓VREF升高ΔV時,第二三極管Q2集電極電流IC2的增量為ΔIC2,第一三極管Q1集電極電流IC1的增量為ΔIC1。分析第一三極管Q1、第二三極管Q2和第一電阻R1組成的網絡可知,ΔIC2>ΔIC1,即IC2>IC1。第一PMOS管M1、第二PMOS管M2構成電流鏡,使得IDS2=IDS1=IC1。考慮第二PMOS管M2的漏極即節點A可知,IDS2<IC2,所以節點A電壓VA降低。對于第三PMOS管M3而言,第三PMOS管M3的源端電壓VP降低。由于右側第四電阻R4、第三電阻R3組成的分壓支路存在,故基準電壓VREF亦降低,最終基準電壓VREF穩定在預設值,即上文基準部分的分析。
同理,當基準電壓VREF降低時,節點A的電壓VA升高。對于第三PMOS管M3而言,第三PMOS管M3的源端電壓VP升高。由于右側第四電阻R4、第三電阻R3組成的分壓支路存在,故基準電壓VREF亦升高,最終VREF也將穩定在預設值。
因此,整個過程是個負反饋結構,帶隙基準以及負反饋結構實現并聯穩壓結構。基準電壓VREF保持恒定,也即第三PMOS管M3的源端電壓VP保持恒定。圖3所示電路實現了電流變化時,電壓保持不變的特性,因此可以代替圖2中的第一齊納管Z1。
圖3所示的一種并聯穩壓電路的I-V特性如圖4所示,可見本發明所提出的電路實現了齊納管的I-V特性,也即齊納管在反向擊穿時,其電流增加而電壓保持恒定。而且此電路實現的反向電壓可通過電阻R3與R4的比例進行調整。
本領域的普通技術人員可以根據本發明公開的這些技術啟示做出各種不脫離本發明實質的其它各種具體變形和組合,這些變形和組合仍然在本發明的保護范圍內。