去嵌入的測試方法
【技術領域】
[0001]本發明涉及集成電路測試技術領域，特別涉及一種去嵌入的測試方法。
【背景技術】
[0002]集成電路一般包括多個有源和無源的器件，例如電阻器、電感器、電容器、晶體管、放大器等。各個器件在整合進入集成電路之后，通常無法輕易地對其進行測試。為了確認某一器件是否符合設計要求，一般在制作該器件的同時在晶片上單獨制作該器件的復制件，所述復制件與所述器件由相同工藝制造并具有相同的特征，通過測量所述復制件從而得到所述器件的各個特征。
[0003]所述復制件通常稱為待測器件(device — under 一 test，簡稱DUT)，所述待測器件(DUT)能夠正確地反映其對應的器件的特征。進行測量時，所述待測器件(DUT)通過導線(leads)和測試焊墊(test pads)與外圍的測試設備進行電性連接，所述測試設備向所述待測器件(DUT)輸出激勵信號并采集從所述待測器件(DUT)返回的響應信號來進行處理分析。
[0004]對于射頻電路和微波電路而言，通常利用散射參數(S)、導納參數(Y)或阻抗參數(Z)表征測試結果，散射參數(S)、導納參數(Y)或阻抗參數(Z)通常都有4個分量，散射參數(S)、導納參數(Y)或阻抗參數(Z)之間可以互相轉換。其中，S參數是建立在入射波、反射波關系基礎上的，用以評估待測器件(DUT)反射信號和傳送信號的性能，通過測試設備可以直接得到S參數表征的測試結果，因此通常以S參數為基礎對電路進行分析和處理。
[0005]通過測試設備測對所述待測器件(DUT)進行測試分析時，由于與所述待測器件(DUT)連接的導線(leads)和測試焊墊(test pads)本身也具有電阻值、電容值和電感值等特征，會產生寄生效應(parasitics)影響待測器件(DUT)的測試結果。為了去除導線(leads)和測試焊墊(test pads)所產生的寄生效應(parasitics),通常借由稱為去嵌入(de - embedding)方法以去除所述寄生效應，從而得到待測器件(DUT)本身的特征。在所述去嵌入(de - embedding)方法中，采用一去嵌入的測試結構，根據所述去嵌入的測試結構的測試數據得到待測器件(DUT)本身的測試結果。
[0006]請參考圖1，其為現有技術的去嵌入的測試結構的結構示意圖。如圖1所示，現有的去嵌入的測試結構10包括三個相互獨立的測試子結構，分別是未去嵌的整體結構Total、用以消除測試焊墊所引起的寄生效應的開路結構Open和用以消除導線所引起的寄生效應的短路結構Short，其中，所述整體結構Total包括一待測器件DUT，所述開路結構Open和短路結構Short均在所述整體結構Total的基礎上去除了所述待測器件DUT，三個測試子結構均包含依次排列的第一對接地焊墊、第一對信號焊墊和第二對接地焊墊，所述待測器件DUT的包括一個接地端和兩個信號端，所述接地端通過兩條第一導線(1a或10a’)分別與第一對接地焊墊連接，所述兩個信號端分別通過兩條第二導線(1c或10c’)與第一對信號焊墊連接，所述開路結構Open的信號焊墊與接地焊墊之間都是斷開的，而短路結構Short中的第一對信號焊墊與第一對接地焊墊通過導線直接相連。
[0007]利用所述去嵌入的測試結構10進行去嵌，得到待測器件DUT本身的測試結果。去嵌的主要過程如下:首先，通過外圍的測試設備分別對所述整體結構Total、開路結構Open和短路結構Short進行測試得到以散射參數(S)參數表征的測試數據，所述整體結構Total、開路結構Open和短路結構Short的測得的散射參數值分別是SttrtalJtjpra^P Sstort ;接著，進行去嵌計算得到去嵌后的測試數據，即待測器件DUT本身的測試結果。
[0008]去嵌計算包括以下步驟:
「0009? S ~>- V tS ~>- V V =γ — V V ~>- 7.Lvvvw」 UtotaII total? ^open 1 open? 1 demopen 1 total1 open? 1 demopen ^demopen，
[001 O] SsJlort Yshort，Ysht Yshort ^open? Ysht ^sht?
[0011]ZfJut-ZcJem0Pen ZsJlt ；
[0012]其中，“一”表示參數轉換，Ytotal為Stotal的導納參數值，Ytjpen為Stjpen的導納參數值，
Yshort ^short
的導納參數值，
Zdemopen ^ Ydemopen
的阻抗參數值，
^demshort ^ Ydemshort
的阻抗參數值。
[0013]完成去嵌后，所述待測器件DUT的測試結果顯示為阻抗參數值Zdut，根據實際需要可以將所述阻抗參數值Zdut繼續轉換為散射參數值Sdut，即Zdu — sdut。
[0014]然而，現有的去嵌入的測試結構10存在高估寄生效應的問題。如圖1所示，短路結構Short中的第三導線(1b或10b’)明顯要比整體結構Total中的第一導線(1a或10a’)長，而導線引起的寄生效應通常與所述導線的長度成正比，因此利用現有的去嵌入方法對整體結構Total進行去嵌時，所述整體結構Total中的導線引起的寄生效應被高估了，造成過度去嵌。因此，如何解決現有的去嵌入方法存在高估寄生效應的問題，已經成為本領域技術人員亟待解決的一個技術問題。
【發明內容】
[0015]本發明的目的在于提供一種去嵌入的測試方法，以解決現有的去嵌入的測試結構存在聞估寄生效應的問題。
[0016]為解決上述技術問題，本發明提供一種去嵌入的測試方法。所述去嵌入的測試方法包括:
[0017]提供一去嵌入的測試結構，所述去嵌入的測試結構包括相互獨立的整體結構、開路結構和短路結構，所述整體結構具有一待測器件，所述開路結構和短路結構均在所述整體結構的基礎上去除了所述待測器件；
[0018]分別測試所述整體結構、開路結構和短路結構，得到所述整體結構、開路結構和短路結構的散射參數值；
[0019]分別測量所述整體結構和短路結構中的導線長度；
[0020]根據測得的導線長度和所述整體結構、開路結構和短路結構的散射參數值進行去嵌計算，得到所述待測器件本身的測試結果。
[0021 ] 優選的，在所述的去嵌入的測試方法中，所述整體結構、開路結構和短路結構均包含依次排列的第一對接地焊墊、第一對信號焊墊和第二對接地焊墊；
[0022]所述整體結構的待測器件具有一接地端和兩個信號端，所述接地端分別通過兩條第一導線與所述整體結構的第一對接地焊墊連接，所述兩個信號端分別通過兩條第二導線與所述整體結構的第一對信號焊墊連接；
[0023]所述短路結構的第一對接地焊墊分別與兩條第三導線連接，所述短路結構的第一對信號焊墊分別與兩條第四導線連接，兩條第三導線分別與兩條第四導線連接。
[0024]優選的，在所述的去嵌入的測試方法中，分別測量所述整體結構和短路結構中的導線長度的方法包括:
[0025]測量所述整體結構的第一對接地焊墊所連接的第一導線的長度；
[0026]測量所述整體結構的第一對信號焊墊所連接的第二導線的長度；
[0027]測量所述短路結構的第一對接地焊墊所連接的第三導線的長度；
[0028]測量所述短路結構的第一對信號焊墊所連接的第四導線的長度。
[0029]優選的，在所述的去嵌入的測試方法中，所述去嵌計算包括以下步驟:
[0030]步驟一:分別將所述整體結構、開路結構和短路結構的散射參數值轉化為所述整體結構、開路結構和短路結構的導納參數值；
[0031]步驟二:將所述整體結構的導納參數值減去所述開路結構的導納參數值，得到所述整體結構利用所述開路結構去嵌后的導納參數值，將所述整體結構利用所述開路結構去嵌后的導納參數值轉化為所述整體結構利用所述開路結構去嵌后的阻抗參數值；將所述短路結構的導納參數值減去所述開路結構的導納參數值，得到所述短路結構利用所述開路結構去嵌后的導納參數值，將所述短路結構利用所述開路結構去嵌后的導納參數值轉化為所述短路結構利用所述開路結構去嵌后的阻抗參數值；
[0032]步驟三:根據測得的導線長度和所述短路結構利用所述開路結構去嵌后的阻抗參數值計算短路仿真結構的阻抗參數值；
[0033]步驟四:將所述整