技術總結
本發明涉及一種基于電學法的鍵合絲瞬時觸碰的檢測方法、裝置和平臺，該方法包括：將待測集成電路的任意一個管腳配置為高電平，將剩余管腳配置為與高電平相反的低電平；掃描被配置為低電平的各管腳是否發生電平跳變；若掃描到任意一個管腳發生電平跳變，則判定所述待測集成電路發生鍵合絲觸碰短路；輸出檢測結果。該方法通過捕捉待測集成電路的設定的管腳的電平變化，實現對鍵合絲觸碰短路進行檢測，不會發生漏檢，并且無需開封獲取待測集成電路內部鍵合絲的連接方式，適應性廣。
技術研發人員：李勛平;何春華;周斌;堯彬;何小琦
受保護的技術使用者：中國電子產品可靠性與環境試驗研究所
文檔號碼：201611201597
技術研發日：2016.12.22
技術公布日：2017.05.10