基于電學法的鍵合絲瞬時觸碰的檢測方法、裝置和平臺與流程

本發明涉及集成電路的可靠性檢測領域，特別是涉及一種基于電學法的鍵合絲瞬時觸碰的檢測方法、裝置和平臺。

背景技術：

引線鍵合因工藝實現簡單、成本低廉、適用多種封裝形式而在連接方式中占主導地位。在高密度封裝領域，80％以上管腳均采用引線鍵合連接。隨著封裝的高度集成，特別是疊層芯片集成電路的廣泛應用，推動了引線鍵合技術向細線徑、窄間距、長距離和低線弧鍵合方向發展。引線鍵合技術的發展給高密度氣密封裝的可靠性帶來了嚴峻的挑戰。在極限機械應力環境的工程應用中，出現過鑒定合格后的高密度引線鍵合的氣密集成電路在整機試驗測試中出現鍵合絲瞬時觸碰短路現象，嚴重時可能引起系統的失效。

現有的一種基于脈沖捕獲的鍵合絲觸碰短路檢測方法，通過配置被測集成電路芯片的所有輸出引腳為高阻態；設置被測集成電路芯片的所有引腳施加N+1種電壓，然后對被測集成電路芯片供電，通過示波器實時監控電流脈沖信號檢測振動環境下集成電路芯片鍵合絲的觸碰短路現象。該方法雖然理論上可以實現所有鍵合絲的瞬時觸碰監測，但仍存在漏檢的可能。一方面，雖然給每個引腳分配了一種電壓，對于較多管腳數量的集成電路，存在相鄰的鍵合絲電壓差極小的情況，即使瞬時觸碰也會因為信號微弱而漏檢。另一方面，集成電路芯片內部電路設計屬于商業保密范疇，用戶不可能獲取內鍵合絲所對應的管腳信息，相鄰的鍵合絲存在配置相同電壓的可能，易引起誤判和漏檢。

技術實現要素：

基于此，有必要提供一種基于電學法的鍵合絲瞬時觸碰的檢測方法、裝置和平臺，能夠避免出現鍵合絲瞬時觸碰的漏檢。

一種基于電學法的鍵合絲瞬時觸碰的檢測方法，包括：

將待測集成電路的任意一個管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平；

掃描被配置為第二電平的各管腳是否發生電平跳變；

若掃描到任意一個管腳發生電平跳變，則判定所述待測集成電路的鍵合絲發生瞬時觸碰；

輸出檢測結果。

在一個實施例中，當被配置為第二電平的各管腳均未發生電平跳變時，若所述待測集成電路存在未被配置過為第一電平的管腳，則選擇一個未被配置過為第一電平的管腳并將其配置為第一電平，同時將其它管腳配置為第二電平；

返回所述掃描被配置為第二電平的各管腳是否發生電平跳變的步驟，直至掃描到任意一個管腳發生電平跳變或所述待測集成電路的全部管腳均被配置過為第一電平。

在一個實施例中，若所述待測集成電路全部管腳均被配置過為第一電平仍未掃描到任意一個管腳發生電平跳變，則判定所述待測集成電路的鍵合絲未發生瞬時觸碰。

一種基于電學法的鍵合絲瞬時觸碰的檢測裝置，包括：配置模塊、掃描模塊、判定模塊和輸出模塊；

所述配置模塊，用于將待測集成電路的任意一個管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平；

所述掃描模塊，用于掃描被配置為第二電平的各管腳是否發生電平跳變；

所述判定模塊，用于在所述掃描模塊掃描到任意一個管腳發生電平跳變時，判定所述待測集成電路的鍵合絲發生瞬時觸碰；

所述輸出模塊，用于輸出檢測結果。

在一個實施例中，還包括判斷模塊，用于在所述掃描模塊掃描到被配置為第二電平的各管腳均未發生電平跳變時，判斷所述待測集成電路的全部管腳中是否存在未被配置過為第一電平的管腳；

所述配置模塊，還用于在所述判斷模塊的判斷結果為是時，選擇一個未被配置過為第一電平的管腳并將其配置為第一電平，同時將其它管腳配置為第二電平。

在一個實施例中，所述判定模塊，用于在所述判斷模塊的判斷結果為否時，判定所述待測集成電路的鍵合絲未發生瞬時觸碰。

一種基于電學法的鍵合絲瞬時觸碰的檢測平臺，包括：測試電路板、測試芯片、上位機和電源；所述待測集成電路的管腳和所述測試芯片的管腳一一對應連接；所述測試芯片和所述待測集成電路安裝在所述測試電路板上；所述測試芯片與所述上位機連接；所述測試芯片包括上述的鍵合絲瞬時觸碰的檢測裝置。

在一個實施例中，所述測試芯片通過RS232接口與所述上位機連接。

在一個實施例中，所述測試芯片基于所述待測集成電路的各管腳的功能確定，所述測試芯片為FPGA。

在一個實施例中，所述測試電路板被放置在設定的應力測試環境中，所述測試芯片的主頻滿足所述待測集成電路的應力測試條件。

上述的基于電學法的鍵合絲瞬時觸碰的檢測方法，通過對待測集成電路的任意一個管腳配置第一電平，將剩余管腳配置為與第一電平相反的第二電平，當掃描到被配置為第二電平的任意一個管腳發生電平跳變時，判定待測集成電路的鍵合絲發生瞬時觸碰現象，并輸出檢測結果。該方法通過捕捉待測集成電路的設定的管腳的電平變化，實現對鍵合絲瞬時觸碰現象的捕獲，不會發生漏檢，并且無需開封獲取待測集成電路內部鍵合絲的連接方式，適應性廣。

附圖說明

圖1為一個實施例的一種基于電學法的鍵合絲瞬時觸碰的檢測平臺結構示意圖；

圖2為一個實施例的一種基于電學法的鍵合絲瞬時觸碰的檢測方法的流程圖；

圖3為一個實施例的一種基于電學法的鍵合絲瞬時觸碰的檢測裝置的功能模塊示意圖；

圖4為另一個實施例的一種基于電學法的鍵合絲瞬時觸碰的檢測裝置的功能模塊示意圖。

具體實施方式

一種基于電學法的鍵合絲瞬時觸碰的檢測的平臺，如圖1所示，包括：測試電路板110、測試芯片120、上位機130和電源140。測試芯片120和待測集成電路100安裝在測試電路板110上，實現待測集成電路100的管腳和測試芯片120的管腳一一對應連接，測試芯片120通過RS232接口與上位機130連接。

具體的，測試人員基于待測集成電路100(DUT，Device under Test)的數據表確定待測集成電路100各管腳的功能，選擇合適主頻和管腳的FPGA(Field－Programmable Gate Array，現場可編程門陣列)作為測試芯片120。FPGA的管腳大于待測集成電路的管腳。FPGA的主頻滿足待測集成電路極限應力測試條件，可實現在環境應力峰值停留時間內能完成所有管腳的逐一掃描。

測試人員結合待測集成電路100和測試芯片120的技術資料，設計并制備測試電路板110，將測試芯片120和待測集成電路組100裝到測試電路板110上，實現將待測集成電路管腳與測試芯片管腳一一對應，輸入端和輸出端之外，保證每個管腳之間處于開路狀態，電源140為測試電路板供電。

檢測時，將測試電路板置于應力測試環境中，由電源140為測試電路板供電。測試芯片120通過RS232接口與上位機130連接，測試人員通過上位機130進行測試操作，測試結果通過上位機130的顯示屏顯示。

一種基于電學法的鍵合絲瞬時觸碰的檢測方法運行在測試芯片120上，通過測試芯片實現對待測集成電路的管腳的逐一掃描，以檢測待測集成電路是否存在鍵合絲觸碰短路。具體的，如圖2所示，包括以下步驟：

S202：將待測集成電路的任意一個管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平。

本實施例中的第一電平可以為高電平，與第一電平相反的第二電平為低電平。第一電平也可以為低電平，與第一電平相反的第二電平為高電平。

S204：掃描被配置為第二電平的各管腳是否發生電平跳變。

S206：若掃描到任意一個管腳發生電平跳變，則判定待測集成電路的鍵合絲發生瞬時觸碰。

電平跳變是指被配置為第二電平的管腳的電平信號發生變化，即從第二電平跳變為第一電平。當掃描到被配置為第二電平的管腳發生電平跳變時，則表示待測集成電路的鍵合絲存在瞬時觸碰現象。

具體的，在一個具體的實施方式中，第一電平為高電平，第二電平為低電平。當掃描到原本為低電平的管腳發生高電平跳變時，則判定待測集成電路的鍵合絲發生瞬時觸碰。

S208：輸出檢測結果。

具體的，檢測結果輸出至上位機130進行顯示，以供測試人員查看。具體的，測試芯片和上位機的通信通過Labview或串口調試助手實現。

上述基于電學法的鍵合絲瞬時觸碰的檢測方法，通過對待測集成電路的任意一個管腳配置第一電平，將剩余管腳配置為與第一電平相反的第二電平，當掃描到被配置為第二電平的任意一個管腳發生電平跳變時，判定待測集成電路的鍵合絲發生瞬時觸碰，并輸出檢測結果。該方法通過捕捉待測集成電路的設定的管腳的電平變化，實現對鍵合絲的瞬時觸碰進行檢測，不會發生漏檢，并且無需開封獲取待測集成電路內部鍵合絲的連接方式，適應性廣。

在另一個實施例中，當被配置為第二電平的各管腳均未發生電平跳變時，判斷待測集成電路是否存在未被配置過為第一電平的管腳。若是，則執行步驟S205：選擇一個未被配置過為第一電平的管腳并將其配置為第一電平，同時將其它管腳配置為第二電平。

本實施例中的其它管腳是指待測集成電路中，除選擇的未被配置過為第一電平的管腳外的其它管腳。

在步驟S205之后，返回步驟S204，掃描被配置為第二電平的各管腳是否發生電平跳變，直至掃描到任意一個管腳發生電平跳變或待測集成電路的全部管腳均被配置過為第一電平。

若待測集成電路的全部管腳均被配置過為第一電平仍未掃描到任意一個管腳發生電平跳變，則執行步驟S207：判定待測集成電路未的鍵合絲發生瞬時觸碰。

上述基于電學法的鍵合絲瞬時觸碰的檢測方法，通過逐一捕捉待測集成電路的設定的管腳的電平變化，實現對鍵合絲觸碰短路進行檢測，不會發生漏檢，并且無需開封獲取待測集成電路內部鍵合絲的連接方式，適應性廣。

在一個實施例中，提供一種基于電學法的鍵合絲瞬時觸碰的檢測裝置，如圖3所示，包括：配置模塊301、掃描模塊302、判定模塊303和輸出模塊304。

配置模塊301，用于將待測集成電路的任意一個管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平；

掃描模塊302，用于掃描被配置為第二電平的各管腳是否發生電平跳變。

判定模塊303，用于在掃描模塊掃描到任意一個管腳發生電平跳變時，判定待測集成電路的鍵合絲發生瞬時觸碰。

輸出模塊304，用于輸出檢測結果。

在一個實施例中，如圖4所示，還包括判斷模塊305，用于在掃描模塊302掃描到被配置為第二電平的各管腳均未發生電平跳變時，判斷待測集成電路的全部管腳中是否存在未被配置過為第一電平的管腳。

配置模塊301，還用于在判斷模塊的判斷結果為是時，選擇一個未被配置過為第一電平的管腳并將其配置為第一電平，同時將其它管腳配置為第二電平。

在另一個實施例中，判定模塊303，用于在判斷模塊305的判斷結果為否時，判定待測集成電路的鍵合絲未發生瞬時觸碰。

上述基于電學法的鍵合絲瞬時觸碰的檢測裝置，通過對待測集成電路的任意一個管腳配置第一電平，將剩余管腳配置為與第一電平相反的第二電平，當掃描到被配置為第二電平的任意一個管腳發生電平跳變時，判定待測集成電路的鍵合絲發生瞬時觸碰，并輸出檢測結果。該裝置通過捕捉待測集成電路的設定的管腳的電平變化，實現對鍵合絲瞬時觸碰進行檢測，不會發生漏檢，并且無需開封獲取待測集成電路內部鍵合絲的連接方式，適應性廣。

上述基于電學法的鍵合絲瞬時觸碰的檢測裝置，可實現極限應力峰值觸發時間內實現氣密封裝高密度全部鍵合絲觸碰風險在線檢測，利用高頻FPGA，基于RS232總線接口，通過Labview編程或PC助手實現上位機與測試芯片FPGA的通信，實現待測集成電路全部管腳的電參數的數據采集和實時監控。相對于其他鍵合絲觸碰風險評估方法，本發明適用性好，不需要開封獲取器件內部鍵合絲的連接方式。通過捕捉設定的鍵合絲電平變化，實現鍵合絲觸碰短路風險在線評估，不會發生漏檢。

以上所述實施例的各技術特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特征所有可能的組合都進行描述，然而，只要這些技術特征的組合不存在矛盾，都應當認為是本說明書記載的范圍。

以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對發明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬于本發明的保護范圍。因此，本發明專利的保護范圍應以所附權利要求為準。