陣列基板行驅動結構及顯示面板的制作方法
【技術領域】
[0001]本發明涉及一種顯示技術，具體涉及一種陣列基板行驅動(Gate Driver onArray, GOA)結構及顯示面板。
【背景技術】
[0002]隨著薄膜晶體管液晶顯不器(Thinfilm transistor liquid crystal display,TFT-LCD)的迅速發展，各生產廠家采用新技術提高產品的市場競爭力以及降低產品成本。
[0003]其中，陣列基板行驅動(Gate Driver on Array，GOA)技術作為新技術的代表，是將柵極(Gate)開關電路集成在陣列基板上，以去掉柵極驅動集成電路部分，從而節省材料并且減少工藝步驟，達到降低產品成本的目的。
[0004]請參照圖1，其是現有的基于LTPS (Low Temperature Poly-silicon，低溫多晶娃)NMOS (N-type metal oxide semiconductor，N型金屬氧化物半導體)工藝的陣列基板行驅動(GOA)電路的結構示意圖。在圖1中，第一電容I是用于保持節點Q電位和輸出自舉；第二電容2是用于保持節點P電位。所述第一電容I是由節點Q與輸出TFT的柵極形成，其面積較大。所述第二電容2由于可以直接做在低恒壓源VGL走線上，所以對陣列基板行驅動(GOA)電路所占空間的貢獻較小。
[0005]請參照圖2A和圖2B，圖2A是現有的陣列基板行驅動(GOA)結構10的部分剖視結構不意圖；圖2B是圖2A中多晶娃層102、第一金屬層104和第二金屬層106之間堆桟關系的俯視圖。在圖2A和圖2B中，所述現有的陣列基板行驅動(GOA)結構10由下而上依序包含:一緩沖層101、一多晶娃層102、一柵極絕緣層103、第一金屬層104、層間介質層105及第二金屬層106。所述第二金屬層106與所述多晶娃層102之間具有至少一過孔107。所述多晶娃層102、所述第一金屬層104和所述第二金屬層106形成一夾心電容。所述多晶娃層102、所述第一金屬層104和所述第二金屬層106是分別作為所述夾心電容的第一層(最下極)、第二層和第三層。
[0006]再蝕刻(Re-etch)工藝是一種用于減少LTPS NMOS工藝中光照數量的工藝。然而，當所述現有的陣列基板行驅動(GOA)結構10通過所述LTPS NMOS工藝和所述再蝕刻工藝來制作時，由于被所述第一金屬層104覆蓋的所述多晶娃層102不能被摻雜(Dopping)，故所述多晶硅層102不能被作為所述夾心電容的電極(最下極)。因此，有必要提供一種新的陣列基板行驅動(GOA)結構，來解決現有技術所存在的問題。
【發明內容】
[0007]本發明的主要目的在于提供一種陣列基板行驅動(GOA)結構及顯示面板。通過以透明導電層替代現有的陣列基板行驅動(GOA)結構中夾心電容的多晶硅層，來改進現有技術中所述多晶娃層因不能被摻雜(Dopping)而不能被作為所述夾心電容的電極的問題。
[0008]用于實現本發明的前述目的，本發明提供一種陣列基板行驅動結構，其整合在一顯示面板中，所述陣列基板行驅動結構包含:
[0009]一緩沖層；
[0010]一柵極絕緣層，設置于所述緩沖層上；
[0011]—第一金屬層，設置于所述柵極絕緣層上；
[0012]一層間介質層(interlayer dielectric，ILD)，設置于所述第一金屬層上；
[0013]一第二金屬層，設置于所述層間介質層上，所述第二金屬層區分為第一部份及第二部份，所述第二金屬層的第一部份與所述第二金屬層的第二部份之間具有一間隙，所述第二金屬層的第一部份與所述第一金屬層之間具有至少一第一過孔；
[0014]—鈍化層(Passivat1n，PV)，設置于所述第二金屬層上；以及
[0015]一透明導電層，設置于所述鈍化層上，所述透明導電層與所述第二金屬層的第一部份之間具有至少一第二過孔。
[0016]在本發明的一實施例中，所述第一過孔貫穿所述層間介質層。
[0017]在本發明的一實施例中，所述第一過孔的兩端分別接觸所述第二金屬層的第一部份和所述第一金屬層。
[0018]在本發明的一實施例中，所述第二過孔貫穿所述鈍化層。
[0019]在本發明的一實施例中，所述第二過孔的兩端分別接觸所述透明導電層和所述第二金屬層的第一部份。
[0020]在本發明的一實施例中，所述第一金屬層、所述第二金屬層的第二部份和所述透明導電層形成一夾心電容。
[0021]再者，本發明另提供一種顯示面板，其具有多個上述陣列基板行驅動結構。
[0022]本發明與現有技術相比具有明顯的優點和有益的效果。通過上述技術方案，本發明的陣列基板行驅動(GOA)結構及顯示面板至少具有下列優點及有益效果:通過以所述透明導電層替代現有的陣列基板行驅動(GOA)結構中夾心電容的多晶硅層，來改進現有技術中所述多晶娃層因不能被摻雜(Dopping)而不能被作為所述夾心電容的電極的問題。
【附圖說明】
[0023]圖1是現有的基于LTPS NMOS工藝的陣列基板行驅動(GOA)電路的結構示意圖。
[0024]圖2A是現有的陣列基板行驅動(GOA)結構的部分剖視結構示意圖。
[0025]圖2B是圖2A中多晶娃層、第一金屬層和第二金屬層之間堆桟關系的俯視圖。
[0026]圖3A是本發明一實施例中陣列基板行驅動(GOA)結構的部分剖視結構示意圖。
[0027]圖3B是圖3A中第一金屬層、第二金屬層和透明導電層之間堆棧關系的俯視圖。
[0028]附圖中的標號說明
[0029]I 第一電容205b 第二部份
[0030]2 第二電容206 鈍化層
[0031]10 現有的GOA結構207 透明導電層
[0032]20 本發明的GOA結構208 第一過孔
[0033]101緩沖層209 第二過孔
[0034]102多晶硅層210 平坦層挖槽
[0035]103柵極絕緣層CKl 第一時鐘信號
[0036]104第一金屬層CK2 第二時鐘信號
[0037]105層間介質層D2U反向掃描信號
[0038]106第