降低了柵極線的負載，降低了電阻電壓延遲(RC Delay)，對像素的充電和顯示品質的改善都是非常有利的。
[0021]請參照圖2，圖2是圖1中的數組柵極驅動電路在正常工作時的波形圖，從圖2中可以看到，分壓點K的電壓在頻率信號CK1、CK2、CK3、CK4的整個時序內，只有本級柵極線輸出柵極線輸出信號S_G時是高電位，其他時間分壓點K都是出于低電位狀態，這與本級柵極線的波形是完全一致的，因此它就可以代替傳統數組柵極驅動電路中的柵極線與升壓電容連接。
[0022]另外，柵極輸出信號S_Q的波形和傳統的數組柵極驅動電路是相同的，上一級的數組柵極驅動電路(無圖標)打開時，柵極輸出信號S_Q電位進行第一次拉升，而本級數組柵極驅動電路10輸出時，柵極輸出信號S_Q電位進行第二次拉升，保證了數組柵極驅動電路10的正常工作。升壓電容C_boost往往都設計的比較大，所以這樣設計帶來的改善是非常明顯的。由于柵極線的寄生電容減小，柵極線輸出信號的波形更加接近于理想波形，面內像素的充電和顯示品質都能得到提升。
[0023]請參照圖3，圖3是依據本發明另一實施例的陣列柵極驅動電路10’的電路圖，與圖1中的陣列柵極驅動電路10相比，圖3中第二升壓薄型晶體管Τ1Γ的柵極與上一級陣列柵極驅動電路(無圖示)傳下來的起始信號S_ST’連接，這樣也同樣可以保證在任一時間點第一升壓薄型晶體管T10’和第二升壓薄型晶體管Τ1Γ至少有一個是被關斷的狀態，也能保證電路功耗不會增加。上一級陣列柵極驅動電路輸出時，第二升壓薄型晶體管Τ1Γ是被導通的狀態，第一升壓薄型晶體管T10’被關斷，分壓點K’為低電位。而當本級陣列柵極驅動電路10’輸出時，第一升壓薄型晶體管T10’被導通，第二升壓薄型晶體管Τ1Γ被關閉，分壓點K’為高電位，此時它可以通過升壓電容C_boost’對柵極輸出信號3_0’的電位進行拉升。而在其他時間點，第一升壓薄型晶體管T10’和第二升壓薄型晶體管Τ1Γ都同時處于低電位狀態，通過其他下拉電路的下拉和升壓電容C_boost’的耦合作用，分壓點K’都會維持在一個低電位的狀態。這樣設計的優點在與避免了第二升壓薄型晶體管Τ1Γ的柵極受到控制信號S_xcr的高頻加壓，對電路信賴性的提升是有利的。
[0024]本發明中升壓電容不再直接和柵極線連接，降低了柵極線上的寄生電容，對面板顯示品質的改善是非常有利的。
[0025]綜上所述，雖然本發明已以優選實施例揭露如上，但上述優選實施例并非用以限制本發明，本領域的普通技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與潤飾，因此本發明的保護范圍以權利要求界定的范圍為準。
【主權項】
1.一種陣列柵極驅動電路，位于一顯示面板中，其特征在于，包括: 一第一升壓薄型晶體管，所述第一升壓薄型晶體管的一柵極輸出一柵極線輸出信號；一第二升壓薄型晶體管，所述第二升壓薄型晶體管的一源極與所述第一升壓薄型晶體管的一漏極相連于一分壓點；以及一升壓電容，連接于所述分壓點； 其中，所述第二升壓薄型晶體管的所述柵極接收所述顯示面板所傳送的一控制信號，所述控制信號控制所述第一升壓薄型晶體管與所述第二升壓薄型晶體管的其中至少一個是關斷狀態。2.如權利要求1所述的陣列柵極驅動電路，其特征在于，另包括: 一第一薄型晶體管，所述第一薄型晶體管的一柵極與一源極相連并接收一頻率信號；一第二薄型晶體管，所述第二薄型晶體管的一源極與所述第一薄型晶體管的一漏極相連，且所述第二薄型晶體管的一柵極輸出一柵極輸出信號； 一第三薄型晶體管，所述第三薄型晶體管的一柵極與所述第二薄型晶體管的所述源極相連，所述第三薄型晶體管的一源極與所述第一薄型晶體管的所述源極相連； 一第四薄型晶體管，所述第四薄型晶體管的一源極與所述第三薄型晶體管的一漏極相連，所述第四薄型晶體管的一柵極與所述第二薄型晶體管的所述柵極相連； 一第五薄型晶體管； 一第六薄型晶體管，所述第六薄型晶體管的一源極與所述第五薄型晶體管的一漏極相連，所述第六薄型晶體管的一柵極與所述第四薄型晶體管的所述源極相連； 一第七薄型晶體管，所述第七薄型晶體管的一柵極與所述第六薄型晶體管的所述柵極相連；一第八薄型晶體管，所述第八薄型晶體管的一源極與所述第五薄型晶體管的一柵極相連，所述第八薄型晶體管的一漏極與所述第五薄型晶體管的一漏極與所述升壓電容相連；一第九薄型晶體管，所述第九薄型晶體管的一柵極與所述第八薄型晶體管的一柵極相連，所述第九薄型晶體管的一源極與所述第七薄型晶體管的一源極與所述第一升壓薄型晶體管的所述柵極相連； 一第十二薄型晶體管，所述第十二薄型晶體管的一源極與所述第八薄型晶體管的所述漏極相連； 一第十三薄型晶體管，所述第十三薄型晶體管的一柵極與所述第十二薄型晶體管的所述源極相連； 一第十四薄型晶體管，所述第十四薄型晶體管的一柵極與所述第十三薄型晶體管的所述柵極相連，所述第十四薄型晶體管的一漏極與所述第一升壓薄型晶體管的所述柵極相連；以及 一第十五薄型晶體管，所述第十五薄型晶體管的一源極與所述第十四薄型晶體管的所述漏極相連，所述第十五薄型晶體管的一柵極與所述第十二薄型晶體管的一柵極相連。3.如權利要求2所述的陣列柵極驅動電路，其特征在于，所述第二升壓薄型晶體管的一柵極與所述第九薄型晶體管的所述柵極相連接。4.如權利要求2所述的陣列柵極驅動電路，其特征在于，所述第二升壓薄型晶體管的一柵極與上一級陣列柵極驅動電路傳下來的起始信號相連接。5.如權利要求4所述的陣列柵極驅動電路，其特征在于，當所述第一升壓薄型晶體管被導通時，所述第二升壓薄型晶體管被關斷，所述分壓點的電壓是一高電位，并能通過所述升壓電容拉高所述柵極輸出信號的電位。6.如權利要求4所述的陣列柵極驅動電路，其特征在于，當所述第一升壓薄型晶體管被關斷時，所述第二升壓薄型晶體管被導通，所述分壓點的電壓是一低電位，無法通過所述升壓電容拉高所述柵極輸出信號的電位。7.—種顯示面板，包括一陣列柵極驅動電路，其特征在于，所述陣列柵極驅動電路包括: 一第一薄型晶體管，所述第一薄型晶體管的一柵極與一源極相連并接收一頻率信號；一第二薄型晶體管，所述第二薄型晶體管的一源極與所述第一薄型晶體管的一漏極相連，且所述第二薄型晶體管的一柵極輸出一柵極輸出信號； 一第三薄型晶體管，所述第三薄型晶體管的一柵極與所述第二薄型晶體管的所述源極相連，所述第三薄型晶體管的一源極與所述第一薄型晶體管的所述源極相連； 一第四薄型晶體管，所述第四薄型晶體管的一源極與所述第三薄型晶體管的一漏極相連，所述第四薄型晶體管的一柵極與所述第二薄型晶體管的所述柵極相連； 一第五薄型晶體管； 一第六薄型晶體管，所述第六薄型晶體管的一源極與所述第五薄型晶體管的一漏極相連，所述第六薄型晶體管的一柵極與所述第四薄型晶體管的所述源極相連； 一第七薄型晶體管，所述第七薄型晶體管的一柵極與所述第六薄型晶體管的所述柵極相連； 一第八薄型晶體管，所述第八薄型晶體管的一源極與所述第五薄型晶體管的一柵極相連，所述第八薄型晶體管的一漏極與所述第五薄型晶體管的一漏極相連； 一第九薄型晶體管，所述第九薄型晶體管的一柵極與所述第八薄型晶體管的一柵極相連，所述第九薄型晶體管的一源極與所述第七薄型晶體管的一源極相連； 一第一升壓薄型晶體管，所述第一升壓薄型晶體管的一柵極與所述第九薄型晶體管的所述源極相連，并且輸出一柵極線輸出信號； 一第二升壓薄型晶體管，所述第二升壓薄型晶體管的一源極與所述第一升壓薄型晶體管的一漏極相連于一分壓點，所述第二升壓薄型晶體管的一柵極與所述第九薄型晶體管的所述柵極和上一級陣列柵極驅動電路傳下來的起始信號中之一者相連； 一升壓電容，連接于所述第八薄型晶體管的一漏極與所述分壓點之間； 一第十二薄型晶體管，所述第十二薄型晶體管的一源極與所述第八薄型晶體管的所述漏極相連； 一第十三薄型晶體管，所述第十三薄型晶體管的一柵極與所述第十二薄型晶體管的所述源極相連； 一第十四薄型晶體管，所述第十四薄型晶體管的一柵極與所述第十三薄型晶體管的所述柵極相連，所述第十四薄型晶體管的一漏極與所述第一升壓薄型晶體管的所述柵極相連；以及 一第十五薄型晶體管，所述第十五薄型晶體管的一源極與所述第十四薄型晶體管的所述漏極相連，所述第十五薄型晶體管的一柵極與所述第十二薄型晶體管的一柵極相連。8.如權利要求7所述的顯示面板，其特征在于，所述第二升壓薄型晶體管的所述柵極接收所述顯示面板所傳送的一控制信號，所述控制信號控制所述第一升壓薄型晶體管與所述第二升壓薄型晶體管的其中至少一個是關斷狀態。9.如權利要求8所述的顯示面板，其特征在于，當所述第一升壓薄型晶體管被導通時，所述第二升壓薄型晶體管被關斷，所述分壓點的電壓是一高電位，并能通過所述升壓電容拉高所述柵極輸出信號的電位。10.如權利要求8所述的顯示面板，其特征在于，當所述第一升壓薄型晶體管被關斷時，所述第二升壓薄型晶體管被導通，所述分壓點的電壓是一低電位，無法通過所述升壓電容拉高所述柵極輸出信號的電位。
【專利摘要】本發明涉及一種陣列柵極驅動電路，位于一顯示面板中，所述陣列柵極驅動電路包括一第一薄型晶體管、一第二薄型晶體管、一第三薄型晶體管、一第四薄型晶體管、一第五薄型晶體管、一第六薄型晶體管、一第七薄型晶體管、一第八薄型晶體管、一第九薄型晶體管、一第一升壓薄型晶體管、一第二升壓薄型晶體管、一升壓電容、一第十二薄型晶體管、一第十三薄型晶體管、一第十四薄型晶體管、以及一第十五薄型晶體管。所述升壓電容連接于所述第八薄型晶體管的一漏極與一分壓點之間。所述分壓點位于所述第十和第二升壓薄型晶體管之間。透過所述第一升壓薄型晶體管、所述第二升壓薄型晶體管，與所述升壓電容拉高所述第二薄型晶體管的一柵極所輸出的一柵極輸出信號的電位。
【IPC分類】G09G3/20
【公開號】CN105405382
【申請號】CN201510990551
【發明人】杜鵬
【申請人】深圳市華星光電技術有限公司
【公開日】2016年3月16日
【申請日】2015年12月24日