66]所述啟動信號ST分別增加三級，即η-3改為η，η改為n+3以及n+3改為η+6。
[0067]所述第一晶體管Τ11、所述第二晶體管Τ21、所述第三晶體管Τ22以及所述第四晶體管Τ23的輸入端改為連接第四時鐘信號CK4。所述第二晶體管Τ21、所述第三晶體管Τ22以及所述第四晶體管Τ23的輸出端改為分別連接第n+3級掃描線G(n+3)、第η+4級掃描線G(n+4)以及第η+5級掃描線G (η+5)。
[0068]所述第十四晶體管Τ311的控制端改為連接第一時鐘信號CK1、所述第十五晶體管Τ312的控制端改為連接第三時鐘信號CK3。所述第十四晶體管Τ311以及所述第十五晶體管Τ312的輸出端改為連接所述第n+3級掃描線G (n+3)。
[0069]所述第十七晶體管T321的控制端改為連接第二時鐘信號CK2、所述第十八晶體管T322的控制端改為連接第四時鐘信號CK4。所述第十七晶體管T321以及所述第十八晶體管T322的輸出端改為連接所述第η+4級掃描線G (η+4)。
[0070]所述第二十晶體管Τ331的控制端改為連接第三時鐘信號CK3、所述第二十一晶體管Τ332的控制端改為連接第五時鐘信號CK5。所述第二十晶體管Τ331以及所述第二十一晶體管Τ332的輸出端改為連接所述第η+5級掃描線G (η+5)。
[0071]與第一優選實施例不同的是，第一優選實施例是用于驅動奇數級的掃描線；第二優選實施例是用于驅動偶數級的掃描線。
[0072]圖6，繪示圖4以及圖5的G0A電路的波形圖。如圖所示，所述第一時鐘信號CK1、所述第二時鐘信號CK2以及所述第三時鐘信號CK3的周期相同且以1/3周期的時間差依序啟動，所述第四時鐘信號CK4、所述第五時鐘信號CK5以及所述第六時鐘信號CK6分別與所述第一時鐘信號CK1、所述第二時鐘信號CK2以及所述第三時鐘信號CK3為反相信號，因此可以得到依序啟動的掃描線信號(第η級至第η+5級)。
[0073]圖7，繪示本發明的第三優選實施例的G0A電路50架構圖。本優選實施例與第一優選實施例的區別在于增加第二下拉維持電路，其包括第二十二晶體管Τ91以及第二十三晶體管Τ92。
[0074]所述第二十二晶體管Τ91，其包括第二十二控制端連接第四時鐘信號CK4、第二十二輸入端連接所述直流低壓源Vss以及第二十二輸出端連接所述柵極信號點Q (η)。所述第二十三晶體管Τ92，其包括第二十三控制端連接所述第四時鐘信號CK4、第二十三輸入端連接所述直流低壓源Vss以及第二十三輸出端輸出所述第η級啟動信號ST(n)。
[0075]本優選實施例的G0A電路55每一級采用了兩組下拉維持電路(500，600)，這兩組下拉維持電路(500，600)在不同的時間段進行下拉，這樣可以防止下拉維持電路(500, 600)的晶體管長時間受到壓力(Stress)，電性發生漂移而導致G0A電路55工作失效，提升了面板的可靠性。
[0076]當本級G0A電路55在輸出時，即柵極信號點Q(n)位于高電位時，兩組下拉維持電路(500，600)都不工作，保證對應的3條柵極線輸出正確的波形。當本級G0A電路55不輸出，柵極信號點Q(n)位于低電位時，兩組下拉維持電路(500，600)交替工作進行下拉。當所述第一時鐘信號CK1為高電位時，所述第四時鐘信號CK4為低電位，所述第一時鐘信號CK1通過所述第二晶體管T21、所述第三晶體管T22以及所述第四晶體管T23分別與所述第η級掃描線G(η)、所述第η+1級掃描線G(η+1)以及所述第η+2級掃描線G(η+2)連接，為了提高G0A電路的可靠性需要對所述第η級掃描線G (η)、所述第η+1級掃描線G (η+1)以及所述第η+2級掃描線G(η+2)進行下拉，同時也需要對柵極信號點Q(η)和啟動信號ST下拉，這時的工作模式和第一優選實施例中的G0A電路是相同的。當所述第一時鐘信號CK1為低電位時，所述第四時鐘信號CK4為高電位，它控制所述第二十二晶體管T91和所述第二十三晶體管T92打開，對柵極信號點Q(n)和啟動信號ST下拉，此時的所述第一時鐘信號CK1為低電位，所以即使所述第二晶體管T21、所述第三晶體管T22以及所述第四晶體管T23發生了漏電，對應的所述第η級掃描線G(n)、所述第η+1級掃描線G(n+1)以及所述第η+2級掃描線G(n+2)也會和所述第一時鐘信號CK1的電位相同，為低電位，不影響所述第η級掃描線G(n)、所述第η+1級掃描線G(n+1)以及所述第η+2級掃描線G(η+2)三條柵極線的輸出，因此此時它們不需要進行下拉動作。
[0077]圖8，繪示本發明的第四優選實施例的G0A電路60架構圖。本優選實施例與第三優選實施例的區別在于連接的訊號不同。說明如下:
[0078]所述啟動信號ST分別增加三級，即η-3改為η，η改為n+3以及n+3改為η+6。
[0079]所述第一晶體管Τ11、所述第二晶體管Τ21、所述第三晶體管Τ22以及所述第四晶體管Τ23的輸入端改為連接第四時鐘信號CK4。所述第二晶體管Τ21、所述第三晶體管Τ22以及所述第四晶體管Τ23的輸出端改為分別連接第n+3級掃描線G(n+3)、第η+4級掃描線G(n+4)以及第n+5級掃描線G (η+5)。
[0080]所述第十四晶體管Τ311的控制端改為連接第一時鐘信號CK1、所述第十五晶體管Τ312的控制端改為連接第三時鐘信號CK3。所述第十四晶體管Τ311以及所述第十五晶體管Τ312的輸出端改為連接所述第n+3級掃描線G (n+3)。
[0081]所述第十七晶體管T321的控制端改為連接第二時鐘信號CK2、所述第十八晶體管T322的控制端改為連接第四時鐘信號CK4。所述第十七晶體管T321以及所述第十八晶體管T322的輸出端改為連接所述第η+4級掃描線G (η+4)。
[0082]所述第二十晶體管Τ331的控制端改為連接第三時鐘信號CK3、所述第二十一晶體管Τ332的控制端改為連接第五時鐘信號CK5。所述第二十晶體管Τ331以及所述第二十一晶體管Τ332的輸出端改為連接所述第η+5級掃描線G (η+5)。
[0083]所述第二十二晶體管Τ91以及所述第二十三晶體管Τ92的控制端改為連接第一時鐘信號CK1。
[0084]與第三優選實施例不同的是，第三優選實施例是用于驅動奇數級的掃描線；第四優選實施例是用于驅動偶數級的掃描線。
[0085]綜上所述，雖然本發明已以優選實施例揭露如上，但上述優選實施例并非用以限制本發明，本領域的普通技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與潤飾，因此本發明的保護范圍以權利要求界定的范圍為準。
【主權項】
1.一種用于液晶顯示設備的GOA電路，其特征在于，所述GOA電路包含:多個G0A單元，相互級聯為多級G0A單元，所述第η級G0A單元對應至少一級掃描線，所述至少一級掃描線包括第η級掃描線、第η+1級掃描線以及第η+2級掃描線充電，所述第η級G0A單元包括: 第一下拉維持電路，連接一柵極信號點； 上拉電路，通過所述柵極信號點與所述第一下拉維持電路連接； 自舉電容電路，通過所述柵極信號點與所述上拉電路連接； 下拉電路，通過所述柵極信號點與所述自舉電容電路連接；以及 時鐘電路，通過所述柵極信號點與所述自舉電容電路連接，并接收第一時鐘信號； 其中所述第一下拉維持電路以及所述下拉電路共同連接至一直流低壓源； 所述時鐘電路包括: 第一晶體管，其包括第一控制端連接所述柵極信號點、第一輸入端連接所述第一時鐘信號以及第一輸出端輸出第η級啟動信號； 第二晶體管，其包括第二控制端連接所述柵極信號點、第二輸入端連接所述第一時鐘信號以及第二輸出端連接所述第η級掃描線； 第三晶體管，其包括第三控制端連接所述柵極信號點、第三輸入端連接所述第一時鐘信號以及第三輸出端連接所述第η+1級掃描線； 第四晶體管，其包括第四控制端連接所述柵極信號點、第四輸入端連接所述第一時鐘信號以及第四輸出端連接所述第η+2級掃描線。2.如權利要求1所述的用于液晶顯示設備的G0A電路，其特征在于，所述自舉電容電路包括: 第一電容，其兩端連接所述柵極信號點以及所述第η級啟動信號。3.如權利要求1所述的用于液晶顯示設備的G0A電路，其特征在于，所述上拉電路包括: 第五晶體管，其包括第五控制端接收第η-3級啟動信號、第五輸入端連接所述第五控制端以及第五輸出端連接所述柵極信號點。4.如權利要求1所述的用于液晶顯示設備的G0A電路，其特征在于，所述第一下拉維持電路包括: 第六晶體管，其包括第六控制端接收第η+3級啟動信號、第六輸入端連接所述直流低壓源以及第六輸出端連接所述柵極信號點； 第七晶體管，其包括第七控制端連接所述柵極信號點、第七輸入端連接所述直流低壓源； 第八晶體管，其包括第八控制端連接直流高壓源、第八輸出端連接所述第八控制端以及