像一致。
[0064]在時間414至412處，一系列開關改變隔離第一像素202A的狀態，從而存儲第一像素202A中的電荷。在第七時間414處，第一像素開關218A開路。在第八時間412處，上拉開關開路。在此配置中，第一像素202A與第一列線222A隔離。
[0065]在時間408至410處，一系列開關改變將第一列線222A耦接至第二電壓源214的狀態。在第九時間410處，上拉開關210閉合。在第十時間408處，第一感測放大器開關220A閉合。再次地，在此配置中，第一列線222k和第一感測放大器208A耦接至第二電壓源214。在第二電壓源214是電接地的實施例中，在此配置中，對第一列線222A進行放電。
[0066]在第十一時間406處，下拉開關210開路。在第十二時間404處，采樣開關304閉合使得第一感測放大器208A可以感測在第一列線222A上的電壓。在第十三時間402處，第一像素開關218A閉合，從而將第一像素202A耦接至第一列線222A。在第一像素202A中所存儲的電荷與第一列線222A共享。第一感測放大器208A可以感測在第一列線222上的生成電壓。在一些實施例中，像素202可以包括像素電容，該像素電容可以與列線電容不同。電容的差異可以導致以上所述地電荷共享。
[0067]圖5是示例像素連續測試方法(方法)500的流程圖。在一些實施例中，方法500可以采用圖2的測試系統200實現。本領域內技術人員將理解，對于在本文中所公開的本處理和方法以及其他處理和方法，在處理和方法中所執行的功能可以按照不同的順序實現。此外，概要的步驟和操作僅作為示例而提供，并且步驟和操作中的一些是可選的，步驟和操作中的一些可以組合為較少的步驟和操作，或步驟和操作中的一些可以擴展到額外的步驟和操作中，而不偏離所公開的實施例。
[0068]方法500可以通過將第一電壓寫入像素而在502處開始。在一些實施例中，將第一電壓寫入像素可以包括使耦接至第一電壓源的上拉開關閉合。
[0069]在504處，方法500可以包括隔離像素。隔離像素可以包括使像素開關開路，該像素開關可以由使能放大器控制。通過隔離像素，被寫入到像素的第一電壓可以存儲為像素中的電荷。
[0070]在506處，方法500可以包括對選擇性地耦接至像素的線進行放電。對線放電可以包括使耦接至電接地的下拉開關閉合。在一些實施例中，線可以是電耦接至像素和第二像素的列線。在本實施例和其他實施例中，線可以經由像素開關和第二像素開關分別地選擇性地耦接至像素和第二像素。
[0071]在508處，方法500可以包括對感測在線上的電壓的感測放大器使能。感測放大器可以包括感測電路，感測電路包括具有閾值的觸發器。在一些實施例中，用于感測放大器的觸發器的閾值可以被編程為補償工藝、電壓以及溫度(PVT)的變化。另外地或替選地，感測電路可以包括捕獲時間，該捕獲時間保持由感測放大器所感測的電壓。在這些實施例中的一些實施例中，捕獲時間可以被編程。
[0072]在510處，方法500可以包括將像素電連接至線，以及將像素電連接至線可以包括使像素開關閉合，使得在像素中所存儲的電荷可以與線共享。電荷共享可以是像素的像素電容與線的線電容之間的差異的結果。例如，在一些實施例中，像素電容小于線電容。
[0073]在512處，方法500可以包括感測在線上的生成電壓。生成電壓可以包括在像素與線之間共享的電荷。生成電壓可以指示像素的適當的連續性。在一些實施例中，一個感測放大器可以選擇性地耦接至多個列和/或在一些序列中的多個像素。這可以使一個感測放大器能夠感測針對多個像素的生成電壓。在包括一個感測放大器的實施例中，方法500可以針對每個像素獨立地執行。
[0074]另外，在一些實施例中，LCOS IC可以包括諸如圖2的測試系統200的實施方法500的系統。例如，LCOS IC可以將生成電壓記錄或存儲在掃描寄存器中。替選地，可以將生成電壓從LCOS IC放出和/或生成電壓可以遠程地存儲。
[0075]本發明可以以其他特定的形式例示，而不背離其精神。所描述的實施例被認為在其所有方面僅是示意性的而非限制性的。本發明的范圍因此由所附的權利要求所指示而不是由前述的描述所指示。在權利要求的等價形式的含義和范圍內的所有改變應當被包含在其范圍內。
【主權項】
1.一種硅上液晶集成電路中的像素的連續性測試方法，所述方法包括: 將第一電壓寫入至像素； 對所述像素進行隔離； 對選擇性地耦接至所述像素的線進行放電； 對感測放大器進行使能，所述感測放大器被配置成感測所述線上的電壓； 將所述像素電耦接至所述線；以及 感測所述線上的生成電壓。2.根據權利要求1所述的連續性測試方法，其中，對所述像素進行隔離包括使第一像素開關開路，所述第一像素開關由使能放大器控制。3.根據權利要求1所述的連續性測試方法，還包括將第二像素電耦接至第二線，使得所述像素和所述第二像素被寫至第一電壓。4.根據權利要求2所述的連續性測試方法，其中，所述線包括列線，所述列線被配置成將所述像素和第二像素與列驅動器電耦接。5.根據權利要求1所述的連續性測試方法，還包括將所述生成電壓存儲至掃描寄存器或將所述生成電壓從所述硅上液晶集成電路放出。6.根據權利要求1所述的連續性測試方法，其中，所述像素的像素電容小于所述線的線電容，使得當所述像素電連接至所述列線時發生電荷共享。7.根據權利要求1所述的連續性測試方法，還包括: 對用于所述感測放大器的閾值進行編程以補償工藝、電壓以及溫度(PVT)變化；以及 對用于所述感測放大器的捕獲時間進行編程。8.根據權利要求1所述的連續性測試方法，其中: 寫入所述第一電壓包括使耦接至第一電壓源的上拉開關閉合；以及 對所述列線進行放電包括使耦接至電接地的下拉開關閉合。9.一種硅上液晶集成電路中的像素連續性測試系統，所述系統包括: 第一像素； 第一線，經由第一像素開關選擇性地耦接至所述第一像素； 拉式結構，包括:上拉開關，被配置成將所述第一像素耦接至第一電壓源；以及下拉開關，被配置成將所述第一線耦接至第二電壓源；以及 感測放大器，被配置成經由感測放大器開關選擇性地耦接至所述第一線，以及被配置成在所述第一像素耦接至所述第一電壓源之后感測所述第一線上的第一生成電壓。10.根據權利要求9所述的像素測試系統，其中，所述第二電壓源包括電接地。11.根據權利要求9所述的像素測試系統，還包括掃描寄存器，所述掃描寄存器存儲所述第一生成電壓。12.根據權利要求9所述的像素測試系統，還包括使能放大器，所述使能放大器被配置成控制所述第一像素開關的狀態。13.根據權利要求9所述的像素測試系統，其中，所述第一線包括第一列線。14.根據權利要求13所述的像素測試系統，還包括: 第二像素，與所述第一像素位于第一行，所述第二像素被配置成經由第二像素開關選擇性地耦接至第二列線；以及 第三像素，與所述第一像素位于第一列并且位于第二行，所述第三像素經由第三像素開關耦接至所述第一列線。15.根據權利要求14所述的像素測試系統，還包括拉式線，所述拉式線包括: 第一列拉式開關，被配置成將所述第一列線選擇性地耦接至所述拉式結構；以及 第二列拉式開關，被配置成將所述第二列線選擇性地耦接至所述拉式結構。16.根據權利要求9所述的像素測試系統，還包括列驅動器，所述列驅動器耦接至將圖像寫入至所述第一像素的所述第一線。17.根據權利要求9所述的像素測試系統，其中，所述感測放大器包括: 感測電路；以及 觸發器，包括可編程閾值。18.—種娃上液晶集成電路，包括: 多個像素，被布置在像素行和像素列中，所述像素列經由列線電耦接； 拉式結構，包括:上拉開關，被配置成將所述像素列耦接至第一電壓源；以及下拉開關，被配置成將所述像素列耦接至電接地；以及 多個感測放大器，所述多個感測放大器中的每個被配置成感測所述列線中至少之一上的生成電壓。19.根據權利要求18所述的硅上液晶集成電路，還包括多個行使能放大器，所述多個行使能放大器將所述像素行選擇性地耦接至所述電壓源。20.根據權利要求18所述的硅上液晶集成電路，其中，每個感測放大器被配置成感測所述列線中的兩個或更多個上的生成電壓。
【專利摘要】示例實施例包括硅上液晶集成電路中的像素的連續性測試方法。該方法包括將第一電壓寫入至像素。對像素進行隔離，并且對選擇性地耦接至像素的線進行放電。該方法還包括對感測放大器進行使能，該感測放大器被配置成感測線上的電壓。像素電連接至線，并且感測線上的生成電壓。
【IPC分類】G09G3/36, G09G3/00
【公開號】CN105051805
【申請號】CN201480017761
【發明人】喬納森·B·阿什布魯克, 利昂內爾·李, 布賴恩·R·卡雷
【申請人】菲尼薩公司
【公開日】2015年11月11日
【申請日】2014年1月24日
【公告號】EP2948939A1, US20140204298, WO2014117026A1...