硅上液晶芯片中的像素測試的制作方法
【技術領域】
[0001]在本文中所描述的實施例通常涉及光學開關。更具體地，示例實施例涉及可以被包括在光學開關中的硅上液晶集成電路(LCOS IC)o
【背景技術】
[0002]信號攜帶光可以被復用到光纖上，以增加光纖的容量和/或使能進行雙向傳輸。光學開關通常被用于對信號攜帶光的特定信道進行復用、解復用或動態路由。一種類型的光學開關為波長選擇器開關(WSS)，波長選擇器開關基于特定信道的波長對特定信道進行路由。
[0003]在一些WSS中，硅上液晶(LCOS)技術被用于建立顯示引擎，該顯示引擎使特定信道的波長偏轉。在LCOS技術中，液晶可以被應用到硅芯片的表面。硅芯片可以涂覆有反射層。例如，反射層可以包括鍍鋁(aluminized)層。另外，在LCOS技術中，顯示引擎可以包括多個像素。通過被施加到像素的電壓的引入和交變，像素建立電控制的光柵，該電控制的光柵沿偏轉方向對特定信道進行路由。
[0004]本文所要求保護的主題不限于下述實施例:該實施例解決任何不利，或該實施例僅在諸如上述的環境的環境中進行操作。相反，本【背景技術】僅被提供為示出可以實踐在本文中所描述的一些實施例的一個示例性技術領域。
【發明內容】
[0005]在本文中所描述的實施例通常涉及光學開關。更具體地，示例實施例涉及可以被包括在光學開關中的硅上液晶集成電路(LCOS IC)o
[0006]示例實施例包括LCOS IC中的像素連續性測試方法。該方法包括將第一電壓寫入到像素。使像素隔離，并且選擇性地耦接至像素的線被放電。該方法還包括對感測放大器進行使能，該感測放大器被配置成感測線上的電壓。像素電連接至線，并且感測線上的生成電壓。
[0007]另一示例實施例包括LCOS IC上的像素連續性測試系統。測試系統包括第一像素、第一線、拉式(yank)結構以及感測放大器。第一線經由第一像素開關選擇性地耦接至第一像素。拉式結構包括上拉(yank up)開關，被配置成將第一像素耦接至第一電壓源；以及下拉(yank down)開關，被配置成將第一線耦接至第二電壓源。感測放大器被配置成經由感測放大器開關選擇性地耦接至第一線，以及被配置成在第一像素被耦接至第一電壓源之后感測在第一線上的第一生成電壓。
[0008]另一示例性實施例包括LCOS IC0 LCOS IC包括多個像素、拉式結構以及多個感測放大器。像素被布置成像素行和像素列，像素列經由列線電耦接。拉式結構包括上拉開關，被配置成將像素列耦接至第一電壓源，以及下拉開關，被配置成將像素列耦接至電接地。感測放大器中的每個被配置成感測在列線中至少一個上生成電壓。
[0009]提供本
【發明內容】
來以簡化形式介紹在以下【具體實施方式】中進一步描述的構思集合。本
【發明內容】
不旨在識別所要求保護的主題的主要特征或實質特性，也不旨在用作輔助確定所要求保護的主題的范圍。
[0010]將在下面的描述中陳述本發明的另外的特征和優點，并且根據描述本發明的另外的特征和優點將在某種程度上變得明顯，或可以根據本發明的實踐來學習本發明的另外的特征和優點。本發明的特征和優點可以借助于在所附的權利要求中特別的指出的工具和組合來實現和獲得。本發明的這些和其他特征將根據下面的描述和所附的權利要求變得更加充分地明顯，或可以根據如在下文中所陳述的本發明的實踐來學習本發明的這些和其他特征。
【附圖說明】
[0011]為了進一步闡明本發明的上述和其它的優點和特征，將通過參考在附圖中所示出的本發明的特定實施例描述本發明的更具體的說明。應理解這些附圖僅描繪本發明的典型實施例并且因此不被認為限制本發明的范圍。將通過使用附圖、采用另外的特征和詳情描述和說明本發明，在附圖中:
[0012]圖1是可以實現在本文中所公開的實施例的示例硅上液晶(LCOS)系統的框圖；
[0013]圖2是可以集成到圖1的LCOS系統的像素連續性測試系統(測試系統)的框圖；
[0014]圖3是在圖2的測試系統中可以實現的示例感測放大器的框圖；
[0015]圖4是描繪圖2的測試系統的示例序列的示例信號圖；以及
[0016]圖5是在圖1的LCOS系統中可以實現的示例像素連續性測試方法的流程圖。
【具體實施方式】
[0017]在本文中所描述的實施例通常涉及光學開關。更具體地，示例實施例涉及可以被包括在光學開關中的硅上液晶集成電路(LCOS IC)o示例實施例包括用于LCOS IC的像素連續性測試系統。測試系統包括經由像素開關選擇性地耦接至像素的線。線還經由感測放大器開關選擇性地耦接至感測放大器。上拉開關將像素耦接至第一電壓。下拉開關將線耦接至第二電壓。當線耦接至第一像素時，感測放大器感測在第一線上的生成電壓。將參考附圖描述本發明的一些另外的示例實施例。
[0018]圖1是可以實現在本文中所描述的實施例的示例硅上液晶(LCOS)系統100的框圖。通常，LCOS系統100寫入被用于選擇光學信號攜帶光(光學信號)的波長或信道的圖像。LCOS系統100可以包括諸如現場可編程門陣列(FPGA) 102的驅動器芯片，FPGA 102控制硅上液晶集成電路(LC0S 10124。為了控制LCOS IC 124，FPGA 102傳達命令、同步信號、數字數據、變化的模擬和/或數字信號、或者上述的一些組合。另外，FPGA 102可以從LCOS IC 124接收各種模擬和/或數字數據信號、輸出同步信號等。
[0019]FPGA 102是具有邏輯塊的集成電路(1C)，該邏輯塊可以被配置成執行LCOS IC124的一個或更多個控制功能。在LCOS系統100被遞送到用戶之后或在FPGA 102的制造之后，FPGA 102可以被配置和/或被編程。在一些替選實施例中，驅動器芯片可以包括基本上具有與FPGA 102等價的能力的應用特定的集成電路(ASIC)或其他適合的驅動器芯片。
[0020]FPGA 102可以包括數字端口 142，該數字端口 142可以與在LCOS IC 124中所包括的解復用模塊116進行通信。數字端口 142的示例可以包括低電壓差異信號(LVDS)配對。FPGA 102可以通過數字端口 142將數字數據傳達至解復用模塊116。在圖1中，箭頭132代表數字數據到解復用模塊116的傳達。數字數據可以包括但是不限于數字時鐘信號，該數字時鐘信號可以被用作針對在LCOS IC 124中所包括的一個或更多個像素126A至1261(通常，一個像素126或多個像素126)的同步信號和數字圖像數據。數字圖像數據包括LCOSIC 124所顯示的圖像的數字表示。數字圖像數據可以被格式化為例如每像素6位、每像素7位或每像素8位。數字數據或其一些部分，可以被傳達至一個或更多個列驅動器112A至112C(通常，一個列驅動器112或多個列驅動器112);然后，數字數據或其一些部分可以被傳達至像素126。
[0021]FPGA 102的一些實施例可以包括多個數字端口 142和/或LCOS IC 124A可以包括多個解復用模塊116。在FPGA 102包括多個數字端口 142的實施例中，FPGA 102可以通過數字端口 142中的每個并行地傳達特定量或所設置的量的數字數據。例如，在一些實施例中，FPGA 102包括32個數字端口 142。32個數字端口 142中的每個可以針對包括60個像素126的列的像素126的組傳達數字圖像數據。
[0022]FPGA 102還可以包括命令端口 144，命令端口 144將命令傳達至命令解碼器108。在圖1中，箭頭136代表到命令解碼器108的命令的傳達。命令可以包括用于LOCS 124執行的一個或更多個動作和/或功能。例如，命令可以包括寫入像素126的行的操作的定時。定時命令可以由FPGA 102經由命令端口 144控制。另外地或替選地，命令可以包括數字時鐘信號，該數字時鐘信號可以被用作同步信號。在一些實施例中，FPGA 102可以包括多個命令端口 144。
[0023]命令解碼器108和命令端口 144還可以傳達另外的信號。在圖1中，雙端的箭頭134代表命令端口 144與命令解碼器108之間的另外的信號的傳達。例如，另外的信號可以包括但是不限于來自LCOS IC 124的輔助數字化數據信號、重置信號、數據輸出信號，以及來自LCOS IC 124的輸出時鐘信號。重置信號和輔助數字化數據信號可以包括數字時鐘信號作為同步信號。數字輸出信號和輸出時鐘信號可以將關于LCOS IC 124的同步和操作狀態的信息傳達至FPGA 102。
[0024]FPGA 102還可以包括模擬模塊104，該模擬模塊104將模擬信號傳達給LCOS模擬模塊118。在圖1中，雙端箭頭146代表模擬模塊104與LCOS模擬模塊118之間的通信。
[0025]FPGA 102還可以將數字斜坡信號傳達至數字至模擬轉換器(DAC) 106。在圖1中，箭頭138代表數字斜坡信號到D