一種低壓差線性穩壓器的制造方法
【技術領域】
[0001]本實用新型涉及模擬集成電路設計技術領域，特別是涉及一種低壓差線性穩壓器。
【背景技術】
[0002]與傳統穩壓器相比，低壓差線性穩壓器(Low Dropout Regulator，LDO)具有功耗更低，噪聲更小等優點。LDO的結構復雜且工作狀態多變，為保障LDO穩定地工作，通常需要增加補償電路和輔助電路。
[0003]在現有技術中，典型的LDO結構如圖1所示，包括誤差放大器、輸出調整管、反饋電阻以及補償電路和輔助電路。補償電路由緩沖器、串聯的可變電阻Rz和電容Cz組成，緩沖器將誤差放大器輸出極點分裂為兩個較高頻極點，串接的電阻Rz和電容C 2形成零點，該零點跟隨輸出極點變化且相互抵消，使系統穩定。同時，利用輔助電路加快電路響應速度，提高LDO的負載瞬態性能。
[0004]但是，由于上述LDO增加了緩沖器，使調整管的柵控制信號擺幅減小，在驅動相同負載的情況下，需要更大的調整管，導致芯片面積增大；并且，上述輔助電路通常由比較器和充放電電路等組成，增加了 LDO電路的復雜度，進而增加了芯片的面積和成本。
[0005]基于此，亟需一種低壓差線性穩壓器，能夠在保證LDO性能指標的前提下，減小芯片的設計復雜度和面積，降低成本。
【實用新型內容】
[0006]有鑒于此，本實用新型提供了一種低壓差線性穩壓器，以實現在保證LDO性能指標的前提下，減小芯片的設計復雜度和面積，降低成本的目的。
[0007]為解決上述技術問題，本實用新型提供一種低壓差線性穩壓器，包括:
[0008]由第一運放AMP1和第二運放AMP 2級聯構成的誤差放大器；
[0009]第一運放調整管MK1;
[0010]第二運放調整管Mk2;
[0011]輸出調整管Mp;
[0012]第一反饋電阻Rfi和第二反饋電阻R F2；
[0013]由電容Cm和可變電阻Rm串聯構成的密勒補償電路；
[0014]輸出電阻負載&和輸出電容負載C ^
[0015]其中，
[0016]所述第一運放調整管Mk1、第二運放調整管Mk2及輸出調整管M P為PMOS管；
[0017]所述第一運放AMPj^同相輸入端與外部基準電壓VREF相連，反相輸入端與所述第一反饋電阻Rfi和第二反饋電阻Rf2相連，偏置電流端與所述第一運放調整管Mki的漏端相連；
[0018]所述第二運放AMP2的輸出端與所述輸出調整管Mp的柵端相連，偏置電流端與所述第二運放調整管Mk2的漏端相連；
[0019]所述第一運放調整管Mki的柵端與所述輸出調整管Mp的柵端相連，源端與電源VDD相連；
[0020]所述第二運放調整管Mk2的柵端與所述輸出調整管Mp的柵端相連，源端與所述電源VDD相連；
[0021]所述第一反饋電阻Rfi和第二反饋電阻R F2串聯接在所述輸出調整管Mp的漏端和地之間；
[0022]所述輸出調整管Mp的源端與所述電源VDD相連；
[0023]所述輸出電阻負載&和輸出電容負載C d妾在輸出端和地之間；
[0024]所述電容Cm和可變電阻R M串聯接在所述第二運放AMP 2的輸入端和輸出端之間。
[0025]上述低壓差線性穩壓器中，優選的，所述可變電阻Rm具體為第一 NMOS管M9，所述第一 NMOS管M9的源端與所述輸出調整管Mp的柵端相連，漏端與所述電容Cm相連，柵端與所述電源VDD相連。
[0026]上述低壓差線性穩壓器中，優選的，所述第一運放AMP1包括:
[0027]第二 PMOS管M2、第三PMOS管M3、第四PMOS管M4、第二 NMOS管M5及第三NMOS管M6 ；
[0028]其中，所述第三PMOS管M3的柵端作為所述第一運放AMP1的同相輸入端與所述外部基準電壓VREF相連，漏端與所述第二 NMOS管M5的漏端、柵端均相連，源端與所述第二PMOS管M2的漏端、所述第四PMOS管M4的源端均相連且作為所述第一運放AMPj^偏置電流端與所述第一運放調整管Mki的漏端相連；
[0029]所述第二 PMOS管M2的源端與所述電源VDD相連；
[0030]所述第四PMOS管M4的柵端作為所述第一運放AMP1的反相輸入端與所述第一反饋電阻Rfi和第二反饋電阻R F2相連，漏端與所述第三NMOS管M6的漏端相連且作為所述第一運放AMP1的輸出端與所述電容C M相連；
[0031]所述第三NMOS管M6的源端、所述第二 NMOS管M5的源端均與地相連。
[0032]上述低壓差線性穩壓器中，優選的，所述第二運放AMP2包括:
[0033]第五PMOS管M7和第四NMOS管M8 ；
[0034]其中，所述第四NMOS管M8的柵端作為所述第二運放AMP2的輸入端與所述電容CM相連，漏端與所述第五PMOS管M7的漏端、所述輸出調整管Mp的柵端均相連且作為所述第二運放AMP2的輸出端與所述可變電阻Rm相連，源端與地相連；
[0035]所述第五PMOS管M7的源端與所述電源VDD相連。
[0036]以上本實用新型提供的低壓差線性穩壓器中，引入電容Cm和可變電阻Rm構成的密勒補償電路來取代現有技術中緩沖器，通過利用密勒效應將第一運放AMPj^輸出端極點推向低頻，將第二運放AMPd^輸出端極點推向高頻，可以起到緩沖器極點分離的效果，進而電容Cm和可變電阻Rm形成的零點跟隨輸出極點變化，抵消了輸出極點，保證電路的穩定性，有效解決了現有技術中緩沖器引起的輸出調整管Mp的柵控制信號擺幅減小的問題，進而避免了現有技術中在驅動相同負載情況下需要更大的輸出調整管Mp,導致芯片面積增大的問題；
[0037]為了簡化輔助電路，降低電路的復雜度，同時，通過第一運放調整管Mk1、第二運放調整管Mk2分別調整第一運放AMP i和第二運放AMP 2的偏置電流，偏置電流越大，誤差放大器的擺率越大。當負載電流快速增大時，第一運放調整管Mk1、第二運放調整管Mk2上偏置電流增大，這樣增大了誤差放大器每一級的偏置電流，提高了誤差放大器的擺率；第一運放AMP1的偏置電流的增大也提高了誤差放大器的帶寬，通過擺率和帶寬的提高使得整個系統響應速度提高，因此可以在不需要額外的輔助電路的情況下，提高了瞬態響應性能；
[0038]綜上，本實用新型上述技術方案采用電容Cm和可變電阻Rm構成的密勒補償電路代替現有技術中的緩沖器，避免了現有技術中在驅動相同負載情況下需要更大的輸出調整管MP，導致芯片面積增大的問題；同時，在不需要額外的輔助電路的情況下，也能提高瞬態響應性能，以此實現了在保證LDO性能指標的前提下，減小芯片的設計復雜度和面積，降低成本的目的。
【附圖說明】
[0039]為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
[0040]圖1為現有技術中低壓差線性穩壓器的電路結構示意圖；
[0041]圖2為本實用新型提供的一種低壓差線性穩壓器的一種電路結構示意圖；
[0042]圖3為本實用新型提供的基于圖2的一種低壓差線性穩壓器的電路結構示意圖。
【具體實施方式】
[0043]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0044]本實用新型的核心是提供一種低壓差線性穩壓器，以實現在保證LDO性能指標的前提下，減小芯片的設計復雜度和面積，降低成本的目的。
[0045]為了使本技術領域的人員更好地理解本實用新型方案，下面結合附圖和【具體實施方式】對本實用新型作進一步的詳細說明。
[0046]參考圖2，示出了本實用新型提供的一種低壓差線性穩壓器的一種電路結構示意圖，該低壓差線性穩壓器具體可以包括如下步驟:
[0047]由第一運放AMP1和第二運放AMP 2級聯構成的誤差放大器；
[0048]第一運放調整管MK1;
[0049]第二運放調整管Mk2;
[0050]輸出調整管Mp;
[0051]第一反饋電阻Rfi和第二反饋電阻R F2；
[0052]由電容Cm和可變電阻Rm串聯構成的密勒補償電路；
[0053]輸出電阻負載RjP輸出電容負載C ^
[0054]其中，
[0055]第一運放調整管Mk1、第二運放調整管Mk2及輸出調整管M p為PMOS管；
[0056]第一運放AMPj^同相輸入端與外部基準電壓VREF相連，反相輸入端與第一反饋電阻Rfi和第二反饋電阻R F2相連，偏置電流端與第一運放調整管M K1的漏端相連；
[0057]第二運放AMP^輸出端與輸出調整管Mp的柵端相連，偏置電流端與第二運放調整管Mk2的漏端相連；
[0058]第一運放調整管Mki的柵端與輸出調整管Mp的柵端相連，源端與電源VDD相連；
[0059]第二運放調整管Mk2的柵端與輸出調整管Mp的柵端相連，源端與電源VDD相連；
[0060]第一反饋電阻Rfi和第二反饋電阻Rf2串聯接在輸出調整管Mp的