用于欠壓檢測器的方法和裝置的制造方法
【專利說明】用于欠壓檢測器的方法和裝置
[0001]相關申請的交叉引用
[0002]本申請要求于2014年12月11日提交的美國臨時專利申請第62/090，696號的優先權，該申請通過引用整體合并于此。
技術領域
[0003]本申請總體上涉及低電壓檢測電路，并且更具體地涉及一種用于檢測超低欠壓斜坡(ramp)的低功率檢測器。
【背景技術】
[0004]上電復位(POR)電路是混合信號設備的整體部分。隨著對低功率模擬電路的連續推力，零功率POR被廣泛地用于混合信號電路中。零功率POR在以低功耗為目標的電路中極其受歡迎。在加電時，集成電路上的數字狀態機可以處于未限定的狀態。在上電過程中該數字狀態機的邏輯處于已知狀態是重要的。POR電路被用于在上電時復位該數字狀態機，以確保該數字狀態機從已知狀態開始。
[0005]此外，在該集成電路的操作過程中，如果該集成電路的電源下降到某一閾值，該集成電路的可靠操作可能會受到威脅。該場景被稱為欠壓(brown out)情況。檢測器電路被用于設置該閾值以及觸發POR電路以復位該集成電路。為了零功率解決方案，該檢測器電路也需要消耗零靜態功率。大多數SoC(片上系統)也不支持具有更低斜坡速率的欠壓情況。其他SoC的燃燒充分的靜態功率以便支持欠壓情況。
【發明內容】
[0006]根據本申請的一個方面，提供一種檢測器。該檢測器包括預充電電路。該預充電電路接收電源電壓。預充電比較器耦合至該預充電電路并且接收該電源電壓。該預充電比較器在過渡節點處生成過渡信號。該過渡信號的斜率大于該電源電壓的斜率。第一二極管接法晶體管接收該電源電壓。第一電容器耦合至該第一二極管接法晶體管。逆變器耦合至該第一二極管接法晶體管并且在該電源電壓低于閾值電壓時生成使能信號。
【附圖說明】
[0007]圖1展示了上電復位(POR)電路的示意圖；
[0008]圖2展示了欠壓檢測器的示意圖；
[0009]圖3展示了圖2中所示的欠壓檢測器的瞬態操作；
[0010]圖4展示了根據一個實施例的檢測器的示意圖；
[0011]圖5根據一個實施例展示了圖4中所示的檢測器的瞬態操作；
[0012]圖6是根據一個實施例展示一種方法的流程圖；以及
[0013]圖7根據一個實施例展不了一種設備。
【具體實施方式】
[0014]圖1展示了上電復位(POR)電路100的示意圖。該POR電路100耦合至集成電路102。該POR電路100包括電源監測器104、鎖存器106、啟動電路108、欠壓檢測器110以及或門(0R門)112。該欠壓檢測器110接收電源電壓VDD 114。
[0015]鎖存器106耦合在啟動電路108兩端。OR門112耦合至欠壓檢測器110以及鎖存器106。電源監測器104接收電源電壓VDD 114以及OR門112的輸出。集成電路102耦合至電源監測器104。
[0016]現在解釋圖1所示的POR電路100的操作。POR電路100被用于檢測電源電壓VDD114。啟動電路108確保當檢測到電源電壓VDD 114時該POR電路100被激活。當電源電壓VDD 114開始斜降(ramping)時，啟動電路108向OR門112提供邏輯高(或邏輯‘I’ )信號。
[0017]欠壓檢測器110的輸出被設置為邏輯低(或邏輯‘0’ )。因此，OR門112的輸出是邏輯高信號。在電源監測器104的使能端口 EN處接收來自OR門112的邏輯高信號。該邏輯高信號激活電源監測器104。
[0018]當電源電壓VDD 114大于閾值電壓時，電源監測器104的輸出變為邏輯高。在該電源監測器104的輸出端口 OP處于生成邏輯高信號。該邏輯高信號是由POR電路100生成的復位信號116。由集成電路102接收該復位信號116。該復位信號116清除存儲在集成電路102上的任何數字邏輯。因此，復位信號116復位集成電路102。
[0019]該復位信號116也被鎖存器106接收。由于該復位信號116是邏輯高信號，因此鎖存器106的輸出過渡到邏輯低。來自鎖存器106的邏輯低信號被提供給OR門112。由于欠壓檢測器110的輸出被設置為邏輯低，因此OR門112的輸出是邏輯低信號。該邏輯低信號停用電源監測器104。
[0020]結果，POR電路100中的任何靜態功耗被禁用。因此，POR電路100過渡到零功率模式。然而，當POR電路100過渡到零功率模式時，鎖存器106保持復位信號116處于邏輯高并且集成電路102不受影響。
[0021]由于電源監測器104被停用，因此POR電路100不能夠監測電源電壓VDD 114。在欠壓情況期間，電源電壓VDD 114過渡到小于閾值電壓的電壓。當檢測到欠壓情況時，欠壓檢測器110被用于激活電源監測器104。
[0022]一旦檢測到欠壓情況，欠壓檢測器110的輸出過渡到邏輯高。OR門112從欠壓檢測器I1接收邏輯高信號并且從鎖存器106接收邏輯低信號。因此，OR門112的輸出是激活電源監測器104的邏輯高信號。電源監測器104追蹤電源電壓VDD 114。當電源電壓VDD114大于閾值電壓時，電源監測器104生成復位信號116以便將集成電路102復位。
[0023]總之，在欠壓情況期間，電源電壓VDD 114過渡到小于閾值電壓的電壓并且此后在非常短的持續時間內過渡到大于閾值電壓的電壓。當不存在欠壓檢測器I1時，POR電路100不能檢測到欠壓情況。這損壞了集成電路102上的數字邏輯，并且因此該集成電路102喪失其功能性。
[0024]為了使POR電路100為零靜態功耗P0R，需要欠壓檢測器110具有零靜態功率。因此，為了使POR電路100處于零功率模式，需要節能的欠壓檢測器。
[0025]圖2展示了欠壓檢測器200的示意圖。欠壓檢測器200包括第一二極管接法晶體管P1202、第一電容器C1204以及逆變器210。第一二極管接法晶體管P1202包括PMOS晶體管，該PMOS晶體管的柵極端子耦合至漏極端子。該PMOS晶體管的源極端子耦合至電源電壓 VDD 214。
[0026]逆變器210包括第一 PMOS晶體管P4 206以及第一 NMOS晶體管N4208。第一 PMOS晶體管P4 206以及第一 NMOS晶體管N4 208中的每一個晶體管的柵極端子耦合至電源電壓VDD 214。第一 PMOS晶體管P4 206的源極端子耦合至第一電容器Cl 204。
[0027]第一 NMOS晶體管N4 208的源極端子耦合至接地端子GND。第一 PMOS晶體管P4206的漏極端子耦合至第一 NMOS晶體管N4 208的漏極端子以便生成使能信號212。該使能信號212類似于由欠壓檢測器110生成并提供給OR門112(圖1中所示)的信號。
[0028]第一電容器Cl 204的一端耦合至第一二極管接法晶體管Pl 202并且耦合至第一PMOS晶體管P4 206。該第一電容器Cl 204的另一端耦合至接地端子GND。
[0029]現在解釋圖2中所示的欠壓檢測器200的操作。在正常操作過程中，當電源電壓VDD 214高于閾值電壓時，第一電容器Cl 204通過第一二極管接法晶體管Pl 202被充電到電源電壓VDD。只要電源電壓VDD 214高于閾值電壓，逆變器210就保持停用。因此，欠壓檢測器200處于零功率模式。
[0030]在欠壓情況期間，電源電壓VDD 214過渡到小于閾值電壓的電壓。當電源電壓VDD214小于閾值電壓時，第一二極管接法晶體管Pl 202被反向偏置。因此，第一電容器Cl 204與電源電壓VDD 214隔離。
[0031]第一電容器Cl 204用作到逆變器210的偽電源。當電源電壓VDD 214過渡到低于逆變器210的閾值時，使能信號212過渡到邏輯高信號，并且因此檢測到欠壓情況。結合圖3進一步對欠壓檢測器200的操作進行解釋。
[0032]圖3展示了欠壓檢測器200的瞬態操作。結合圖2所示的欠壓檢測器200對該圖進行解釋。波形‘A’展示了電源電壓VDD 214，而波形‘B’展示了第一電容器Cl 204兩端的電壓。波形‘C’展示了通過逆變器210的爭用電流，而波形‘D’展示了使能信號212。
[0033]當電源電壓VDD 214變得低于閾值電壓時，如波形A所示，當第一 PMOS晶體管P4206和第一 NMOS晶體管N4208都處于有效區域時，達到一種狀態使得流經這些晶體管到接地端子GND的爭用電流增加。這由波形C展示。
[0034]該爭用電流導致第一電容器Cl 204中的電量的損失。結果，第一電容器Cl 204兩端的電壓減小，這在波形B中示出。如圖所示，當電源電壓VDD 214變得低于閾值電壓時，觀察到電容器Cl 204兩端的電壓的下降(波形B)。
[0035]針對第一電容器Cl 204的給定值，第一電容器Cl 204的放電限制了可檢測欠壓的斜坡時間。因此，為了檢測具有較緩斜坡的欠壓，需要較大值的第一電容器Cl 204。因此，欠壓檢測器200由第一電容器Cl 204的數值限制以用于欠壓檢測。
[0036]在大多數SoC中，片外電容器的存在傾向于減緩電源電壓VDD 214的斜坡速率。這進而需要欠壓檢測器200支持更低的斜坡速率。對更低斜坡速率的支持對于大多數的混合信號SoC是至關重要。
[0037]由于在電源電壓VDD 214上存在外部解耦電容器(de-capacitor)，因此欠壓斜坡時間是毫秒量級。在例如消耗ImA并具有10 μ F的外部解耦電容器的SoC中，電源電壓VDD21