氧化物半導體層的結晶方法、半導體器件及其制造方法
【技術領域】
[0001]本發明涉及制造氧化物半導體的方法，更具體地講，涉及一種用于氧化物半導體層的結晶方法、利用其制造的半導體器件以及制造該半導體器件的方法，其實現了結晶特性的增強，從而實現所得到的器件的可靠性的增強。
【背景技術】
[0002]隨著信息時代的到來，對各種顯示裝置的需求增加。為了滿足這種需求，近來已努力研究諸如液晶顯示器(IXD)裝置、等離子體顯示面板(PDP)、電致發光顯示器(ELD)裝置、真空熒光顯示器(vro)裝置等的顯示裝置。一些類型的此類顯示裝置在實踐中出于顯示目的被應用于各種電器。
[0003]這種顯示裝置包括薄膜晶體管(TFT)陣列基板，該TFT陣列基板包括作為開關元件形成在各個像素區域處的薄膜晶體管(TFT)13TFT形成在通過選通線和數據線的交叉限定的各個像素區域處。各個TFT形成有有源層，以形成溝道區域、柵極絕緣膜、柵極、源極和漏極。
[0004]在傳統情況下，有源層由硅制成。具體地講，需要結晶硅來獲得足夠的載流子迀移率和穩定的靜電特性。然而，對于這種結晶，需要500°C或更高的高溫。為了抵御這種高溫處理，在形成有有源層的支撐基板的選擇方面存在限制。因此，在柔性基板中使用上述材料可能是不切實際的。
[0005]近來，透明氧化物半導體得到關注，因此，已嘗試將該材料應用于有源層。
[0006]日本專利公布N0.JP2011-100979公開了當氧化物半導體被應用于半導體器件的有源層時半導體器件中的有源層的表面的結晶，以便實現有源層相對于設置在其上的源極/漏極的接觸特性，同時防止水分滲透到有源層的表面中。日本專利公布N0.JP2011-146697公開了在氧化物半導體層的沉積之后通過在650°C或更高的溫度下執行多次的熱處理的氧化物半導體層的結晶。前者公開了僅使氧化物半導體層的表面結晶，后者公開了形成包括作為第一層的半導體層和作為第二層的氧化物半導體層的雙層結構并且利用第一層(B卩，半導體層)作為晶體形成的種子。
[0007]然而，在上述氧化物半導體結晶方法中，在應用上述硅結晶時需要500°C或更高的高溫作為熱處理溫度。因此，可能難以在結晶工藝期間穩定地維持呈現出低耐熱性的支撐基板。結果，可能難以在制造大面積顯示裝置時使用上述方法。
【發明內容】
[0008]因此，本發明涉及一種氧化物半導體層的結晶方法、利用其制造的半導體器件以及制造該半導體器件的方法，其基本上消除了由于現有技術的限制和缺點而導致的一個或更多個問題。
[0009]本發明的目的是提供一種氧化物半導體層的結晶方法、利用其制造的半導體器件以及制造該半導體器件的方法，其實現了結晶特性的增強，從而實現所得到的器件的可靠性的增強。
[0010]本發明的附加優點、目的和特征將部分地在接下來的描述中闡述，并且部分地對于研究了以下內容的本領域普通技術人員而言將變得顯而易見，或者可以從本發明的實踐中學習。本發明的目的和其它優點可通過在所撰寫的說明書及其權利要求書以及附圖中所特別指出的結構來實現和達到。
[0011]為了實現這些目的和其它優點并且根據本發明的目的，如本文具體實現和廣義描述的，一種使氧化物半導體層結晶的方法包括以下步驟:在將基板加熱至200°c至300°C的溫度的同時在所述基板上沉積In-Ga-Zn氧化物；以及對所沉積的In-Ga-Zn氧化物進行熱處理，從而形成貫穿氧化物半導體層的整個厚度結晶的所述氧化物半導體層。從沉積工藝開始施加熱，因此，可在低溫下實現氧化物半導體層的結晶。
[0012]另外，沉積中所使用的靶具有1:1:1.10?1.25的In-Ga-Zn組成，以補償沉積和熱處理工藝期間所生成的Zn的損失，因此，結晶之后所獲得的半導體層的成分可對應于InGaZn04。即，在完全結晶的最終半導體層中，In、Ga和Zn的組成比可幾乎相等。Zn至In的組成比可幾乎為1:0.9?1.1。
[0013]在本發明的另一方面中，一種應用了上述結晶方法的半導體器件的制造方法包括以下步驟:在基板上形成柵極；以及在結晶之前在基板上形成柵極絕緣膜以覆蓋柵極，并且在結晶之后形成分別接觸有源層的相對側的源極和漏極。
【附圖說明】
[0014]附圖被包括以提供對本發明的進一步理解，并且被并入本申請并構成本申請的一部分，附圖例示了本發明的實施方式，并且與本說明書一起用來說明本發明的原理。附圖中:
[0015]圖1是示出根據本發明的氧化物半導體層的結晶方法的流程圖；
[0016]圖2A和圖2B是示出根據本發明的氧化物半導體層結晶方法中的工藝的截面圖；
[0017]圖3A、圖3B和圖3C是當使用本發明的氧化物半導體層結晶方法時在不同的熱處理溫度下形成的氧化物半導體層的透射電子顯微鏡(TEM)照片；
[0018]圖4A和圖4B示出在根據現有技術僅使氧化物半導體層的表面結晶的條件下In2Ga2ZnO7的晶格結構及其氧化物半導體層的TEM照片；
[0019]圖5是在靶中的In、Ga和Zn的原子百分比為1:1:1的條件下在用于沉積氧化物半導體的熱處理之后獲得的氧化物半導體層的TEM照片；
[0020]圖6A、圖6B和圖6C示出本發明的氧化物半導體層中所包含的IGZO成分的晶格結構、其TEM照片以及其放大的照片；
[0021]圖7是描繪了當使用本發明的氧化物半導體層結晶方法時，在In和Ga的原子百分比相同(即，1:1)，而In和Zn的原子百分比分別與1: 1、1: 1、1:1.15和1:2對應的不同情況下，完全結晶的有源層的組成比的分析結果的曲線圖；
[0022]圖8是示出根據本發明的半導體器件的制造方法的流程圖；
[0023]圖9A、圖9B、圖9C和圖9D是示出根據本發明的第一實施方式的半導體器件制造方法的工藝的截面圖；
[0024]圖10A、圖1OB和圖1OC是示出根據本發明的第二實施方式的半導體器件制造方法的工藝的截面圖；以及
[0025]圖1lA和圖1lB是描繪了根據時間推移，非晶氧化物半導體和結晶氧化物半導體的閾值電壓漂移DeIta Vth的曲線圖。
【具體實施方式】
[0026]現在將詳細參照與氧化物半導體層的結晶方法、利用其制造的半導體器件以及制造該半導體器件的方法關聯的本發明的優選實施方式，其示例示出于附圖中。
[0027]圖1是示出根據本發明的氧化物半導體層的結晶方法的流程圖。圖2A和圖2B是示出根據本發明的氧化物半導體層結晶方法中的工藝的截面圖。
[0028]本發明的氧化物半導體層結晶方法根據以下順序來執行。
[0029]首先，如圖1和圖2A所示，將基板100安裝在加熱器120上然后加熱至200°C至300°C的溫度，并且在基板100上沉積In-Ga-Zn氧化物110 (I OS)。
[0030]在這種情況下，利用DC濺射方法實現In-Ga-Zn氧化物110的沉積。例如，將基板100安裝在腔室(未示出)內的加熱器120上。此后，將覆蓋有In-Ga-Zn原子百分比為1: 1: 1.10?
1.25的革E210的板200在與基板100間隔開的同時與基板100平行地設置。在這