半導體整流元件的封裝結構及封裝方法
【技術領域】
[0001]本發明屬于半導體封裝技術領域，具體涉及一種半導體整流元件的封裝結構及封裝方法。
【背景技術】
[0002]傳統半導體芯片是以導線架(LeadFrame)作為芯片承載件以形成一半導體封裝件。該導線架包括一芯片座及形成在該芯片座周圍的多條管腳，待半導體芯片粘接至芯片座上并以焊線電性連接該芯片與管腳后，經由一封裝樹脂包覆該芯片、芯片座、焊線以及管腳的內段，從而形成該具導線架的半導體封裝件。
[0003]以導線架作為芯片承載件的半導體封件的形態及種類繁多，如QFP半導體封裝件(Quad Flat Package)、QFN(Quad_Flat Non-leaded)半導體封裝件、SOP半導體封裝件(Small Outline Package)或DIP半導體封裝件(Dual in-line Package)等，為提高半導體封裝件的散熱效率與兼顧芯片尺寸封裝(Chip Scale Package，CSP)的小尺寸要求，目前多以芯片座底部外露的QFN半導體封裝件或露墊式(Exposed Pad)半導體封裝件為封裝主流。
[0004]然而以導線架封裝半導體整流元件的封裝結構，其封裝材料與導線架部分容易脫離使得封裝材料松動，工藝可靠性較低，成本較高；另外，以導線架封裝的封裝結構無法實現功能模塊化，集成度較低，很難用于微型器件中。
【發明內容】
[0005]本發明的目的在于提供一種半導體整流元件的封裝結構及封裝方法，其封裝結構可靠性高、成本低，能夠實現封裝結構的微型化。
[0006]為了實現上述目的，本發明實施例提供的技術方案如下:
一種半導體整流元件的封裝結構，所述封裝結構包括:
芯片單元，包括若干用于進行整流的整流芯片；
導體單元，包括位于芯片單元下方且與芯片單元電性連接的第一線路層、位于芯片單元上方且與芯片單元電性連接的第二線路層、以及電性連接第一線路層和第二線路層的導電柱；
絕緣單元，包括包覆第一線路層的第一絕緣層、包覆第二線路層的第二絕緣層、以及填充于第一絕緣層和第二絕緣層之間未被芯片單元和導體單元占據的第三絕緣層。
[0007]作為本發明的進一步改進，所述整流芯片為整流二極管。
[0008]作為本發明的進一步改進，作為本發明的進一步改進，芯片單元還包括若干用于保護整流芯片的保護芯片。
[0009]作為本發明的進一步改進，所述保護芯片包括輸入端雙向瞬態抑制管和/或輸出端雙向瞬態抑制管。
[0010]作為本發明的進一步改進，所述封裝結構包括多個陣列排布的導電柱，至少部分導電柱電性與第一線路層和第二線路層電性連接。
[0011]作為本發明的進一步改進，所述第一線路層包括若干分離設置的第一線路，第二線路層包括若干分離設置的第二線路，每個第一線路與且僅與一個導電柱電性連接，每個第二線路與且僅與一個導電柱電性連接。
[0012]作為本發明的進一步改進，所述導電柱貫穿第一絕緣層和第二絕緣層設置，所述導體單元還包括設于第一絕緣層或第二絕緣層的表面且與導電柱電性連接的焊接部。
[0013]相應地，一種半導體整流元件的封裝方法，所述封裝方法包括:
提供第一導電層，在第一導電層上焊接芯片單元，并在芯片單元上焊接第二導電層；
在第一導電層和第二導電層之間灌膠，形成第三絕緣層；
對第一導電層和第二導電層分別進行蝕刻，形成第一線路層和第二線路層；
在第一線路層和第二線路層表面分別封裝形成第一絕緣層和第二絕緣層；
制作貫穿第一絕緣層和第二絕緣層的通孔，并在通孔內形成電性導通第一線路層和第二線路層的導電柱。
[0014]作為本發明的進一步改進，所述封裝方法還包括:
在第一絕緣層或第二絕緣層表面制作與導電柱電性連接的焊接部。
[0015]作為本發明的進一步改進，所述第一線路層和第二線路層為銅箔，芯片單元與第一線路層或第二線路層通過焊料進行焊接。
[0016]與現有技術相比，本發明具有以下有益效果:
使用線路層替代傳統封裝結構中的導線架，封裝結構可靠性高、成本低，且封裝方法簡單，易于生廣制造；
封裝結構實現了器件功能模塊化，且能夠實現封裝結構的微型化。
【附圖說明】
[0017]圖1是本發明一【具體實施方式】中半導體整流元件的封裝結構的立體結構示意圖；
圖2是本發明一【具體實施方式】中半導體整流元件的封裝結構的另一視角立體結構示意圖；
圖3是本發明一【具體實施方式】中半導體整流元件的封裝結構的剖視結構示意圖；
圖4是本發明一【具體實施方式】中半導體整流元件的封裝結構的爆照結構示意圖；
圖5是本發明一【具體實施方式】中半導體整流元件的封裝結構的另一視角爆照結構示意圖；
圖6是本發明現有技術中橋式整流電路的電路圖。
【具體實施方式】
[0018]以下將結合附圖所示的【具體實施方式】對本發明進行詳細描述。但這些實施方式并不限制本發明，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護范圍內。
[0019]應當理解的是盡管術語第一、第二等在本文中可以被用于描述各種元件或結構，但是這些被描述對象不應受到這些術語的限制。這些術語僅用于將這些描述對象彼此區分開。例如，第一線路層可以被稱為第二線路層，并且類似地第二線路層也可以被稱為第一線路層，這并不背離本發明的保護范圍。
[0020]參圖1-圖3所示，在本發明的一【具體實施方式】中，半導體整流元件的封裝結構包括:
芯片單元10，包括若干用于進行整流的整流芯片；
導體單元20，包括位于芯片單元10下方且與芯片單元10電性連接的第一線路層21、位于芯片單元10上方且與芯片單元10電性連接的第二線路層22、以及電性連接第一線路層21和第二線路層22的導電柱23;
絕緣單元30，包括包覆第一線路層21的第一絕緣層31、包覆第二線路層22的第二絕緣層32、以及填充于第一絕緣層31和第二絕緣層32之間未被芯片單元10和導體單元20占據的第三絕緣層33。
[0021]進一步地，本實施方式中導電柱23貫穿第一絕緣層31和第二絕緣層32設置，導體單元20還包括設于第一絕緣層31表面且與導電柱23電性連接的焊接部24。
[0022]以下結合圖1-圖5，對本實施方式中半導體整流元件的封裝結構作詳細說明。
[0023]本實施方式中封裝結構為保護型橋式整流電路的封裝結構，整流電路(rectifying circuit)為把交流電能轉換為直流電能的電路。參圖6所示，大多數橋式整流電路由變壓模塊A、橋式整流模塊B和濾波模塊C等組成，濾波模塊的終端連接終端負載D。這種電路，由一個交流電變壓器(包括原邊繞組、副邊繞組以及鐵芯)和兩個橋臂(包括兩對整流二極管)組成，可以實現全波整流，同時在一定程度上克服了半波整流的缺點。保護型橋式整流電路包括交流電變壓器、整流二極管01，02，03，04、輸入端雙向瞬態抑制管05、輸出端雙向瞬態抑制管D6及濾波元件(濾波器等)。
[0024]其中，交流輸入端包括輸入交流正極a和輸入交流負極b，直流輸出端包括輸出直流正極c和輸出直流負極d，整流二極管Dl，D2，D3，D4，設于交流輸入端與直流輸出端之間，輸入端雙向瞬態抑制管D5集成在輸入交流正極a和輸入交流負極b之間，輸出端雙向瞬態抑制管D6集成在輸出直流正極c和輸出直流負極d之間。
[0025]參圖4、圖5所示，對應于上述保護型橋式整流電路，本實施方式中的芯片單元10包括第一整流芯片11、第二整流芯片12、第三整流芯片13、第四整流芯片14、第一保護芯片15及第二保護芯片16共6個芯片，其中，第一整流芯片11、第二整流芯片12、第三整流芯片13、第四整流芯片14為整流二極管，兩對整流二極管形成兩個橋臂，第一保護芯片15和第二保護芯片16分別為輸入端雙向瞬態抑制管D5和輸出端雙向瞬態抑制管D6。
[0026]對應于上述芯片單元10的排列結構，以下對本實施方式中的第一線路層21和第二線路層22進行詳細說明。
[0027]第一線路層21包括相互絕緣的第一線路211、第二線路212和第三線路213，第二線路22層包括相互絕緣的第四線路221、第五線路222和第六線路223，其中:
第一整流芯片11的下表面和上表面分別與第一線路211和第四線路221電性連接； 第二整流芯片12的下表面和上表面分別與第二線路212和第四線路221電性連接； 第三整流芯片13的下表面和上表面分別與第二線路212和第五線路222電性連接； 第四整流芯片14的下表面和上表面分別與第一線路211和第五線路222電性連接； 第一保護芯片15的下表面和上表面分別與第一線路211和第六線路223電性連接； 第二保護芯片16的下表面和上表面分別與第三線路213和第四線路221電性連接。
[0028]進一步地，本實施方式中通過四個導電柱電性連接第一線路層21和第二線路層22，具體地，導電柱23包括:
第一導電柱231，與第一線路層21中的第一線路211電性連接；
第二導電柱232，與第一線路層21中的第二線路212和第二線路層22中的第六線路223