電容的制作方法、電容和電容組件的制作方法
【技術領域】
[0001]本發明涉及半導體技術領域，具體而言，涉及一種電容的制作方法、一種電容和一種電容組件。
【背景技術】
[0002]在相關半導體技術中，金屬-氧化物-半導體場效應管(Metal OxideSemiconductor,簡稱MOS管)作為重要的電容器件被廣泛用于各種集成電路中，但是，如圖1所示，當MOS管在受到正電壓載荷時，傳統的MOS管的基本結構包括:P阱區1，N阱區2，場氧化層3,柵氧化層4, N型重摻雜區5,多晶娃層6,隔離層8,金屬層9。
[0003]如圖2所示，當MOS管在受到較大的負電壓載荷時，其柵氧化層4會由于空穴的吸附作用而產生反型層10效應，相應產生的反型層10作為柵氧化層4的串聯電容，直接導致了 MOS管電容值的減小，進而導致MOS管在交流信號環境下應用時，其電容值是變化的，這種變化會進一步導致集成電路中電流的變化，這是IC(Integrated Circuit，集成電路)的設計者所不希望產生的效果。
[0004]如圖7所示，為相關技術中MOS管的1-V特性曲線圖。
[0005]因此，如何設計電容的制作方法和結構以實現在負高壓下的電容值相對穩定成為亟待解決的技術問題。
【發明內容】
[0006]本發明正是基于上述技術問題至少之一，提出了一種新的在負高壓下的電容值相對穩定的電容的制作方法以及電容組件的應用方案，通過在所述至少兩個區域中的任一個形成P型重摻雜區，以及在所述至少兩個區域中的另一個形成N型重摻雜區，減緩了在負高壓下的反型層效應，進而實現了上述電容的電容值的相對穩定提升了電容組件的可靠性。
[0007]有鑒于此，本發明提出了一種電容的制作方法，包括:在形成的P阱區和N阱區的硅片基材上形成場氧化層；刻蝕去除所述N阱區的中心區域的上方的所述場氧化層；在所述N阱區的中心區域的上方形成圖形化的柵氧化層和多晶硅層，其中，在所述柵氧化層與所述場氧化層之間、所述N阱區上方的區域形成至少兩個待注入離子的區域；在所述至少兩個區域中的任一個形成P型重摻雜區；在所述至少兩個區域中的另一個形成N型重摻雜區；在形成所述N型重摻雜區和所述P型重摻雜區的硅片基材上形成隔離層；在所述隔離層上對應所述P型重摻雜區、N型重摻雜區和多晶硅區的上方形成金屬接觸孔；在所述金屬接觸孔上方形成金屬層并對所述金屬層進行圖形化處理以形成P電極、N電極以及多晶硅電極。
[0008]在該技術方案中，通過在所述至少兩個區域中的任一個形成P型重摻雜區，以及在所述至少兩個區域中的另一個形成N型重摻雜區，減緩了在負高壓下的反型層效應，進而實現了上述電容的電容值的相對穩定，但是，由于耗盡層的存在，仍然不可避免的導致電容變小，其中，電容包括P型MOS電容和N型MOS電容，均可保證在負高壓時，電容值的相對穩定，提升了電容組件的可靠性。
[0009]在上述技術方案中，優選地，所述場氧化層的厚度為1000埃至6000埃。
[0010]在該技術方案中，通過場氧化層的厚度為1000埃至6000埃，保證了金屬層和阱區的有效隔尚。
[0011]在上述技術方案中，優選地，所述柵氧化層的厚度處于100埃至1000埃之間。
[0012]在該技術方案中，通過形成柵氧化層，完成了電容的核心結構的制作，其厚度設置是根據集成電路的應用需要而靈活設計的。
[0013]在上述技術方案中，優選地，所述多晶硅層的厚度處于2000埃至3000埃之間。
[0014]在上述技術方案中，優選地，所述隔離層的厚度處于5000埃至10000埃之間。
[0015]在上述技術方案中，優選地，所述金屬層包括鋁銅合金層。
[0016]在上述技術方案中，優選地，所述鋁銅合金層的厚度為3000埃至15000埃。
[0017]在上述技術方案中，優選地，所述場氧化層的形成方法包括熱氧化工藝。
[0018]在該技術方案中，通過熱氧化工藝形成場氧化層，并由于場氧化層的結構致密，進一步保證了金屬層和阱區的有效隔離。
[0019]根據本發明的另一方面，還提出了一種電容，采用如上述任一項技術方案所述的電容的制備方法制備而成。
[0020]在該技術方案中，通過上述電容的制備而成的電容的電容值在負高壓時相對穩定，避免了交流應用時的電流波動產生。
[0021]根據本發明的第三方面，還提出了一種電容組件，包括:采用如上述任一項技術方案所述的電容的制備方法制備而成的電容；至少兩個所述電容中的中任一個作為第一電容，至少兩個所述電容中的中另一個作為第二電容，所述第一電容的多晶硅電極與所述第二電容的P型電極以及所述第二電容的N型電極相連接；以及所述第二電容的多晶硅電極與所述第一電容的P型電極以及所述第一電容的N型電極相連接。
[0022]在該技術方案中，通過將上述兩種電容采用上述方法進行環形連接，保證了電容組件的電容值相對穩定，提升了電容組件的可靠性，減小了電容組件的電流波動幅度。
[0023]通過以上技術方案，通過在所述至少兩個區域中的任一個形成P型重摻雜區，以及在所述至少兩個區域中的另一個形成N型重摻雜區，減緩了在負高壓下的反型層效應，進而實現了上述電容的電容值的相對穩定，提升了電容組件的可靠性。
【附圖說明】
[0024]圖1示出了相關技術中，在正高壓負載下的電容的結構的示意圖；
[0025]圖2示出了相關技術中，在負高壓負載下的電容的結構的示意圖；
[0026]圖3示出了根據本發明的一個實施例的電容的制作方法的示意流程圖；
[0027]圖4示出根據本發明的一個實施例的在正高壓負載下的電容的結構的示意圖；
[0028]圖5示出根據本發明的一個實施例的在負高壓負載下的電容的結構的示意圖；
[0029]圖6示出了根據本發明的一個實施例的電容組件的示意圖；
[0030]圖7示出了相關技術中MOS管的1-V特性曲線圖；
[0031]圖8示出了根據本發明的一個實施例的電容加工方法制備而成的MOS管的1-V特性曲線圖；
[0032]圖9示出了根據本發明的另一個實施例的電容加工方法制備而成的MOS管的1-V特性曲線圖；
[0033]圖10示出了根據本發明的另一個實施例的電容組件的示意圖；
[0034]圖11示出了根據本發明的另一個實施例的電容組件的1-V特性曲線圖。
【具體實施方式】
[0035]為了能夠更清楚地理解本發明的上述目的、特征和優點，下面結合附圖和【具體實施方式】對本發明進行進一步的詳細描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。
[0036]在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是，本發明還可以采用其他不同于在此描述的其他方式來實施，因此，本發明的保護范圍并不受下面公開的具體實施例的限制。
[0037]圖3示出了根據本發明的一個實施例的電容的制作方法的示意流程圖。
[0038]如圖3所述，根據本發明的一個實施例的電容的制作方法，包括:步驟302，在形成的P阱區和N阱區的硅片基材上形成場氧化層；步驟304，刻蝕去除所述N阱區的中心區域的上方的所述場氧化層；步驟306，在所述N阱區的中心區域的上方形成圖形化的柵氧化層和多晶硅層，其中，在所述柵氧化層與所述場氧化層之間、所述N阱區上方的區域形成至少兩個待注入離子的區域；步驟308，在所述至少兩個區域中的任一個形成P型重摻雜區；步驟310，在所述至少兩個區域中的另一個形成N型重摻雜區；步驟312，在形成所述N型重摻雜區和所述P型重摻雜區的硅片基材上形成隔離層；步驟314，在所述隔離層上對應所述P型重摻雜區、N型重摻雜區和多晶硅區的上方形成金屬接觸孔；步驟316，在所述金屬接觸孔上方形成金屬層并對所述金屬層進行圖形化處理以形成P電極、N電極以及多晶硅電極。
[0039]在該技術方案中，