封裝基板及其制法
【技術領域】
[0001]本發明涉及一種封裝基板及其制法，尤指一種具有電子組件的封裝基板及其制法。
【背景技術】
[0002]如圖1所示,現有的模壓式內部連接型系統(molded interconnect1n system,簡稱MIS)的封裝基板通過將多個第一導電部11連接多個金屬柱12，并將該多個金屬柱12連接多個第二導電部13，再以封裝體14包覆該第一導電部11與金屬柱12 ;然而，該金屬柱12的高寬比太大時，電鍍該金屬柱12的效果不佳，但現今的電容高度的規格通常都在110微米(Pm)以上，因此，如果要在前述封裝基板中嵌埋電容，則必須增加該金屬柱12的高度。
[0003]為了增加該金屬柱12的高度，業界遂進行改良，如圖2所示，將金屬柱12分成第一子金屬柱121與第二子金屬柱122兩段并分開電鍍制作。但是，制作步驟越多，累積的制造公差就越多，為了維持第二導電部13的原有面積，該第一子金屬柱121的范圍就必須大于該第二子金屬柱122的范圍，以利該第一子金屬柱121提供該第二子金屬柱122足夠的對位裕度；同理，為了使該第一導電部11提供該第一子金屬柱121足夠的對位裕度,該第一導電部11的范圍也必須大于該第一子金屬柱121的范圍,這大幅增加該第一導電部11的面積，進而限縮了可用的布線空間。
[0004]由于現今電子產品均有追求更加輕薄短小的趨勢，所以廠商不斷尋求能達到高密度設置電子組件與高布線密度的方式。因此，如何避免上述現有技術中的種種問題，實為目前業界所急需解決的課題。
【發明內容】
[0005]有鑒于上述現有技術的缺失，本發明的目的為提供一種封裝基板及其制法，以提高布線密度與其它電子組件的設置密度。
[0006]本發明的封裝基板包括:封裝體，其具有相對的頂面及底面；多個導電結構，其嵌埋于該封裝體中，且各該導電結構包括:第一導電部，其嵌埋于該封裝體中，且外露出該底面；及依序形成于該第一導電部上的金屬柱、對位層及導電盲孔，該導電盲孔的一端外露出該頂面，令各該對位層的垂直投影面積大于各該金屬柱的垂直投影面積，且令各該對位層的垂直投影面積大于各該導電盲孔的垂直投影面積；第二導電部，其形成于該導電盲孔與頂面上；以及電子組件，其包埋于該封裝體中。
[0007]本發明還提供一種封裝基板的制法，其包括:于一承載板上形成多個第一導電部；于該多個第一導電部上設置電子組件，并于各該第一導電部上形成金屬柱；于各該金屬柱的端面上形成對位層，令各該對位層的垂直投影面積大于各該金屬柱的垂直投影面積；于該承載板上形成封裝體，以包覆該第一導電部、金屬柱、電子組件與對位層，該封裝體具有連接該承載板的底面及與其相對的頂面；于各該對位層上的封裝體中形成導電盲孔，以由各該第一導電部、金屬柱、對位層及導電盲孔構成多個導電結構，其中，并于該封裝體的頂面與各該導電盲孔上形成第二導電部，且各該對位層的垂直投影面積大于各該導電盲孔的垂直投影面積；以及移除該承載板，以外露該第一導電部。
[0008]由上可知，本發明通過于金屬柱與導電盲孔間設置對位層，該對位層對各該第一導電部的垂直投影面積大于該金屬柱對各該第一導電部的垂直投影面積，且該對位層對各該第一導電部的垂直投影面積大于該導電盲孔對各該第一導電部的垂直投影面積，所以該對位層能提供該導電盲孔足夠的對位所需裕度，而能縮小該金屬柱與第一導電部的范圍或維持該金屬柱與第一導電部原有的范圍大小，進而能提高布線密度與電子組件的設置密度；此外，聚酰亞胺層的設置有助于盲孔的形成并增加與第二導電部間的粘著性，以提高整體良率。
【附圖說明】
[0009]圖1所示者為現有的模壓式內部連接型系統的封裝基板的剖視圖。
[0010]圖2所示者為另一種現有的模壓式內部連接型系統的封裝基板的剖視圖。
[0011]圖3A至圖3N所示者為本發明的封裝基板的制法的第一實施例的剖視圖。
[0012]圖4A至圖4D所示者為本發明的封裝基板的制法的第二實施例的剖視圖。
[0013]符號說明
[0014]11,32 第一導電部
[0015]12、34 金屬柱
[0016]121 第一子金屬柱
[0017]122 第二子金屬柱
[0018]13、40b、47 第二導電部
[0019]14、37 封裝體
[0020]30 承載板
[0021]31 第一阻層
[0022]310 第一開孔
[0023]32a 第一表面
[0024]32b 第二表面
[0025]33 第二阻層
[0026]330 二開孔
[0027]35 對位層
[0028]36 電子組件
[0029]37a 第三表面
[0030]37b 第四表面
[0031]370、450 盲孔
[0032]38 導電層
[0033]39 第三阻層
[0034]390 第三開孔
[0035]40a、46 導電盲孔
[0036]41 絕緣保護層
[0037]410絕緣保護層開孔
[0038]42第四阻層
[0039]43第五阻層
[0040]430開口
[0041]44表面處理層
[0042]45介電材。
【具體實施方式】
[0043]以下藉由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。
[0044]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用于配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用于限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的用語也僅為便于敘述的明了，而非用于限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當亦視為本發明可實施的范疇。
[0045]第一實施例
[0046]圖3A至圖3N所示者，為本發明的封裝基板的制法的第一實施例的剖視圖。
[0047]如圖3A所示，于一承載板30的頂面上形成具有第一開孔310的第一阻層31，并于該第一開孔310中形成具有相對的第一表面32a與第二表面32b的第一導電部32,令該第一導電部32以其第一表面32a連接該承載板30，該承載板30可為鋼板。
[0048]如圖3B所示，于該第一阻層31與第一導電部32上形成具有第二開孔330的第二阻層33，并于該第二開孔330中的該第一導電部32的第二表面32b上形成金屬柱34。
[0049]如圖3C所示，于該金屬柱34的端面與第二阻層33上形成可為任意圖案的對位層35，令該對位層35對各該第一導電部32的垂直投影面積大于該金屬柱34對各該第一導電部32的垂直投影面積。
[0050]如圖3D所示，移除該第一阻層31與第二阻層33，并于該第一導電部32的第二表面32b上設置電子組件36,該電子組件36為積層陶瓷電容器(Mult1-layer CeramicCapacitor,簡稱 MLCC)。
[0051]如圖3E所示，于該承載板30的頂面上形成封裝體37，以包覆該第一導電部32、金屬柱34、電子組件36與對位層35，該封裝體37具有連接該承載板30的第三表面37a (即該封裝體37的底面)及與其相對的第四表面37b (即該封裝體37的頂面)。
[0052]如圖3F所示，移除部分該封裝體37，以形成外露該對位層35的盲孔370，形成該盲孔370的方式為激光燒灼或機械鉆孔。
[0053]如圖3G所示，于該封裝體37與對位層35上形成導電層38。
[0054]如圖3H所示，于該導電層38上形成具有第三開孔390的第三阻層39。
[0055]如圖31所示，利用該導電層38為電流路徑進行例如銅電鍍的電鍍步驟，進而于該對位層35上的盲孔370中形成導電盲孔40a,以由各該第一導電部32、金屬柱34、對位層35及導電盲孔40a構成多個導電結構(未標TK組件符號)，并于該第四表面37b與導電盲孔40a上形成第二導電部40b，以使該第二導電部40b電性連接該第一導電部32，令該對位層35對各該第一導電部32的垂直投影面積大于該導電盲孔40a對各該第一導電部32的垂直投影面積，且該對位層35位于該金屬柱34與導電盲孔40a之間，該導電盲孔40a與第二導電部40b為一體成形者,但不以此為限。
[0056]如圖3J所示，移除該第三阻層39