具有減小的柵極到源極與柵極到漏極重疊電容的金屬柵極mos晶體管的制作方法
【專利說明】具有減小的柵極到源極與柵極到漏極重疊電容的金屬柵極
MOS晶體管
技術領域
[0001]本發明涉及MOS晶體管，且更特定來說，涉及金屬柵極MOS晶體管及形成此類晶體管的方法。
【背景技術】
[0002]金屬氧化物半導體(MOS)晶體管是眾所周知的半導體裝置，其可實施為η溝道(NMOS)裝置或P溝道(PMOS)裝置。MOS晶體管具有由溝道分離的間隔開的源極區及漏極區以及位于所述溝道上方且通過柵極電介質層與所述溝道絕緣的柵極。金屬柵極MOS晶體管是一種利用金屬柵極及高k柵極電介質層的類型的MOS晶體管。
[0003]圖1圖解說明現有技術金屬柵極MOS晶體管100。MOS晶體管100包含半導體本體110，半導體本體110具有單晶硅襯底區112及接觸襯底區112的溝槽隔離結構114。另夕卜，半導體本體110包含各自接觸襯底區112的源極120及漏極122。源極120及漏極122各自具有與襯底區112的導電性類型相反的導電性類型。源極120包含經輕摻雜區120L及經重摻雜區120H。類似地，漏極122包含經輕摻雜區122L及經重摻雜區122H。此外，襯底區112具有位于源極120與漏極122之間的溝道區124。
[0004]如圖1中所進一步展示，MOS晶體管100包含接觸溝道區124且位于溝道區124上方的高k柵極電介質結構126及接觸柵極電介質結構126且位于溝道區124上方的金屬柵極130。MOS晶體管100還包含接觸柵極電介質結構126且橫向環繞柵極130的側壁間隔件 132。
[0005]MOS晶體管100另外包含接觸側壁間隔件132且位于源極120及漏極122上方的不導電互連電介質結構138。電介質結構138可用蝕刻止擋層140及接觸蝕刻止擋層140且位于蝕刻止擋層140上方的電介質層142來實施。
[0006]晶體管的閾值電壓是在溝道區的頂表面處形成反轉層所需的柵極電壓，其足以允許電流從源極區流動到漏極區。在NMOS晶體管的情況中，η型摻雜劑原子形成反轉層，而在PMOS晶體管的情況中，P型摻雜劑原子形成反轉層。
[0007]在操作中，關于NMOS晶體管，當存在正漏極到源極電壓Vds且柵極到源極電壓V GS比閾值電壓更正時，NMOS晶體管接通且電子從源極區流動到漏極區。當柵極到源極電壓Ves比閾值電壓更負時，MOS晶體管關斷且無電子(除極小泄漏電流之外)從源極區流動到漏極區。
[0008]關于PMOS晶體管，當存在負漏極到源極電壓Vds且柵極到源極電壓Ves比閾值電壓更負時，PMOS晶體管接通且空穴從源極區流動到漏極區。當柵極到源極電壓Ves比閾值電壓更正時，PMOS晶體管關斷且無空穴(除極小泄漏電流之外)從源極區流動到漏極區。
[0009]MOS晶體管100的問題之一是，高k柵極電介質結構126實質上增加了柵極到源極與柵極到漏極重疊電容。因此，需要一種減小與高k電介質結構相關聯的柵極到源極與柵極到漏極重疊電容的金屬柵極MOS晶體管。
【發明內容】
[0010]本發明提供一種減小柵極到源極與柵極到漏極重疊電容的金屬柵極MOS晶體管及形成所述晶體管的方法。
[0011]在所描述的實施例中，一種半導體結構包含具有一導電性類型的半導體區。所述半導體結構還包含各自接觸所述半導體區的源極及漏極。間隔開的源極及漏極各自具有與所述半導體區的導電性類型相反的導電性類型。所述半導體結構進一步包含所述半導體區的溝道區，所述溝道區位于所述源極與所述漏極之間。另外，所述半導體結構包含接觸所述溝道區且位于所述溝道區上方的柵極電介質及接觸所述柵極電介質且位于所述柵極電介質上方的金屬柵極。所述金屬柵極具有下部寬度及大于所述下部寬度的上部寬度。
[0012]替代地，所述半導體結構包含具有一導電性類型的半導體區。所述半導體結構還包含各自接觸所述半導體區的源極及漏極。間隔開的源極及漏極各自具有與所述半導體區的導電性類型相反的導電性類型。所述半導體結構進一步包含所述半導體區的溝道區，所述溝道區位于所述源極與所述漏極之間。另外，所述半導體結構包含接觸所述溝道區且位于所述溝道區上方的柵極電介質及接觸所述柵極電介質且位于所述柵極電介質上方的金屬柵極。此外，所述半導體結構包含接觸所述柵極電介質且橫向環繞所述柵極電介質及所述金屬柵極兩者的不導電側壁間隔件。所述不導電側壁間隔件的一部分垂直位于所述半導體區與所述金屬柵極正中間。
[0013]一種形成半導體結構的方法包含形成接觸半導體區的柵極結構。所述柵極結構具有犧牲柵極電介質及犧牲柵極。所述犧牲柵極電介質接觸所述半導體區。所述犧牲柵極接觸所述犧牲柵極電介質。所述半導體區具有一導電性類型。所述方法還包含蝕刻掉所述犧牲柵極電介質的一部分以形成犧牲電介質結構及腔。所述犧牲電介質結構接觸所述犧牲柵極及所述半導體區。所述腔垂直位于所述犧牲柵極的一部分正下方。所述方法進一步包含在已形成所述犧牲電介質結構之后，形成接觸所述半導體區的源極及漏極。所述源極及所述漏極各自具有與所述半導體區的所述導電性類型相反的導電性類型。
【附圖說明】
[0014]圖1是圖解說明現有技術金屬柵極MOS晶體管100的橫截面圖。
[0015]圖2是圖解說明根據本發明的原理的金屬柵極MOS晶體管200的實例的橫截面圖。
[0016]圖3A-3M是圖解說明根據本發明的原理形成金屬柵極MOS晶體管的方法300的實例的橫截面圖。
【具體實施方式】
[0017]圖2圖解說明金屬柵極MOS晶體管200的實例，晶體管200通過沿著已被形成為位于較遠離源極及漏極處的側壁結構的內側形成高k柵極電介質來減小柵極到源極與柵極到漏極重疊電容。
[0018]如圖2中所展示，MOS晶體管200包含半導體本體210。半導體本體210又包含單晶硅襯底區212及接觸襯底區212的溝槽隔離結構214。另外，半導體本體210包含各自接觸襯底區212的源極220及漏極222。
[0019]間隔開的源極220及漏極222各自具有與襯底區212的導電性類型相反的導電性類型。源極220包含經輕摻雜區220L及經重摻雜區220H。類似地，漏極222包含經輕摻雜區222L及經重摻雜區222H。此外，襯底區212具有位于源極220與漏極222之間的溝道區224。
[0020]如圖2中所進一步展示，MOS晶體管200還包含接觸溝道區224且位于溝道區224上方的高k柵極電介質226。高k柵極電介質結構226可用若干種材料來實施，例如氧化給及氧化硅鉿的順序層。
[0021]MOS晶體管200另外包含接觸柵極電介質結構226且位于溝道區224上方的金屬柵極230。金屬柵極230具有上部寬度Wl大于下部寬度W2的T形狀。此外，金屬柵極230具有頂表面232及接觸頂表面232的外表面234。高k柵極電介質結構226接觸并覆蓋金屬柵極230的外表面234的全部。金屬柵極230可用若干種材料來實施，例如氮化鈦、氮化鉭及鋁的順序層。
[0022]MOS晶體管200還包含接觸高k柵極電介質結構226且橫向環繞高k柵極電介質結構226及金屬柵極230兩者的側壁間隔件236。此外，側壁間隔件236的一部分垂直位于金屬柵極230的一部分與溝道區224正中間。側壁間隔件236還可包含彼此接觸的若干個個別側壁間隔件，例如接觸氮化物(具有薄氧化物底襯)側壁間隔件的氧化物側壁間隔件。側壁間隔件236可用若干種材料來實施，例如氧化物及氮化物。
[0023]MOS晶體管200另外包含接觸側壁間隔件236且位于源極220及漏極222上方的不導電互連電介質結構238。在本實例中，電介質結構238用蝕刻止擋層240及接觸蝕刻止擋層240且位于蝕刻止擋層240上方的電介質層242來實施。蝕刻止擋層240可各自用若干種材料來實施，例如氮化硅或氧氮化硅。電介質層242可用若干種材料來實施，例如氧化物。MOS晶體管200以與MOS晶體管100實質上相同的方式操作，只不過MOS晶體管200具有更小的柵極到源極與柵極到漏極重疊電容。
[0024]圖3A-3M圖解說明形成金屬柵極MOS晶體管的方法300的實例。方法300利用經部分完成的以常規方式形成的晶體管結構308，晶體管結構308包含半導體本體310。半導體本體310又包含單晶硅襯底區312及接觸襯底312的溝槽隔離結構314。
[0025]如圖3A中所展示，方法300通過形成接觸襯底區312且位于襯底區312上方的犧牲柵極電介質層316而開始。在本實例中，使用常規程序將犧牲柵極電介質層316形成為相對厚的，具有(例如)lnm-5nm的厚度。犧牲柵極電介質層316可用若干種犧牲材料來實施，例如氧化物。
[0026]在已形成犧牲柵極電介質層316之后，使用常規程序將犧牲柵極層318形成為接觸犧牲柵極電介質層316且位于犧牲柵極電介質層316上方。犧牲柵極層318可用若干種犧牲材料來實施，例如多晶硅。
[0027]此后，使用常規程序在犧牲柵極層318上形成經圖案化掩模320。經圖案化掩模可以若干種方式來實施，例如硬掩模或經圖案化光致抗蝕劑層。(通常通過沉積氧化物層、隨后沉積上覆氮化物層來形成硬掩模。接下來在所述氮化物層上形成經圖案化光致抗蝕劑層，且接著蝕刻掉所述氮化物層的經暴露區。在蝕刻之后移除經圖案化光致抗蝕劑層以形成硬掩模。)
[0028]如圖3B中所展示，在已形成經圖案化掩模320之后，使用常規程序蝕刻掉犧牲柵極層318及犧牲柵極電介質層316的經暴露區以暴露襯底區312的頂表面且形成犧牲柵極結構321。犧牲柵極結構321又包含接觸襯底區312且位于襯底區312上面的犧牲柵極電介質322及接觸犧牲柵極電介質322且位于犧牲柵極電介質322上方的犧牲柵極324。在蝕刻之后，以常規方式移除經圖案化掩模320。
[0029]如圖3C中所展示，在已移除經圖案化掩模320之后，借助實質上移除比硅更多的電介質322的蝕刻劑來對犧牲柵極電介質322進行濕蝕刻或進行各向同性干蝕刻。所述蝕刻形成接觸犧牲柵極324及襯底區312且位于犧牲柵極324與襯底區312之間的犧牲電介質結構326，及垂直位于犧牲柵極324的一部分與襯底區312正中間的腔328。在本實例中，腔328被形成為具有Inm到5nm的深度(水平地進行測量)。
[0030]如圖3D中所展示，在已形成犧牲電介質結構326之后，使用常規程序在襯底區312、犧牲柵極324及犧牲電介質結構326上保形地形成不導電耐蝕刻層330以給腔328加襯。在本實例中，耐蝕刻層330被形成為具有Inm到5nm的厚度。
[0031]耐蝕刻層330可用若干種材料來形成，例如氮化物。可通過使用(例如)以下工藝來形成氮化物層:常規氮化硅化學氣相沉積(CVD)或原子層沉積(ALD)工藝(其在氮化物層之前形成薄氧化物底襯)、常規重氮化氧化物生長工藝(例如，在氨中的熱氧化物生長)、CVD氮化物與氮化氧化物生長的組合或常規等離子氮化工藝。
[0032]舉例來說，當犧牲柵極324用多晶