一種3t cmos像素單元結構及其信號采集方法
【技術領域】
[0001]本發明涉及半導體技術領域，特別涉及一種全新結構的3TCMOS圖像傳感器像素單元結構及其信號采集方法。
【背景技術】
[0002]圖像傳感器是相機的重要組成部分，是通過CMOS或者C⑶圖像傳感器來實現的。
[0003]常規的CMOS圖像傳感器的像素單元是圖像傳感器實現感光的核心器件，通常包括:實現光電轉換的感光單元光電二極管和一系列作用為傳輸、信號轉換和放大、控制的外圍電路。
[0004]CMOS圖像傳感器設計的關鍵指標包括:填充因子和輸出電壓幅度。填充因子的大小直接決定了像素的感光能力，光電二極管的面積越大，讀出晶體管的面積越小，感光的靈敏度就越高。
[0005]為了提高像素單元填充因子和提高輸出范圍，優化動態范圍，現有技術使用了包括:利用軟件在圖像拍攝完成后進行后期的數據處理;從硬件上改變像素單元結構等手段。業界目前主流的CMOS像素單元結構是4T像素單元電路，即每個像素單元由一個實現光電轉換的針感光二極管(pinned d1de)和4個晶體管組成的作用分別為傳輸、信號轉換和放大、控制的外圍電路構成。這種結構設計中晶體管外圍電路占用了較大的單元面積，影響了像素單元填充因子的進一步提高。同時由晶體管作為輸出信號的源跟隨器，也限制了整個像素單元的動態范圍以及線性度的提升。
[0006]為進一步改善像素單元填充因子，優化信號輸出的動態范圍以及線性度，同時其制造還必須與常規集成電路工藝兼容，以實現有效管控合格率并降低生產成本，需要開發一種新的CMOS像素單元結構。
【發明內容】
[0007]本發明所要解決的技術問題是改善CMOS像素單元的填充因子，優化信號輸出的動態范圍以及線性度。
[0008]為了解決上述問題，本發明提出一種3TCMOS像素單元結構，所述單元結構包括一個釘扎感光二極管PPD，復位開關管Ml和光電信號傳輸管M2，其特征在于，還包括浮柵晶體管M3，復位開關管Ml完成單元結構復位，感光二極管PPD收集的光信號轉換為電信號后，經過光電信號傳輸管M2傳輸至與浮柵晶體管M3相連的FD點，并通過浮柵晶體管M3輸出；
[0009]可選的，浮柵晶體管M3為輸出信號緩沖器，同時通過對控制柵CG外加寫入或擦除電壓，改變浮柵FG的閾值，實現像素單元信號有選擇的輸出；
[0010]可選的，所述復位開關管Ml的漏極接復位電壓輸入端Vreset，柵極接像素復位控制端Vrst，源極接光電信號傳輸管M2源極-FD節點；光電信號傳輸管M2的漏極與釘扎光電二極管PH)的陰極相連，柵極與像素單元傳輸管控制端Vtx相連;浮柵晶體管M3的漏極接VDD，控制柵極CG同時連接像素單元輸出控制端Vrot和光電信號傳輸管M2的源極-H)節點，源極為像素單元的輸出端，輸出信號Vciut ；
[0011]優選的，所述浮柵晶體管控制柵CG的寫入電壓為8?9V，擦除電壓為0V;
[0012]為了解決上述問題，本發明還提出一種3TCMOS像素單元的信號采集方法，所述像素單元由一個釘扎感光二極管PPD和包含復位開關管Ml、光電信號傳輸管M2以及浮柵晶體管M3的外圍電路組成，所述浮柵晶體管M3為輸出信號緩沖器，同時對其控制柵CG外加寫入或擦除電壓可以改變其浮柵FG閾值，實現像素單元信號有選擇的輸出采集，其步驟包括:
[0013]步驟1:復位開關管Ml和光電信號傳輸管M2開啟，釘扎感光二極管PH)復位；
[0014]步驟2:光電信號傳輸管M2關斷，釘扎感光二極管PPD曝光，積分時間開始，然后復位開關管Ml關斷，接著像素單元輸出控制端Vr?的電壓跳變至寫入電壓，浮柵晶體管M3通過控制柵CG降低浮柵FG的閾值電壓，浮柵晶體管M3管源漏導通；
[0015]步驟3:像素單元輸出控制端Vr?關斷；
[0016]步驟4:復位開關管Ml打開，光電信號傳輸管M2的源極FD節點因充電而電位抬高至復位電壓V reset \
[0017]步驟5:釘扎感光二極管pro曝光積分時間結束，復位開關管Mi關斷，同時以浮柵晶體管M3作為緩沖器輸出Vreset信號，進行第一次Vout米樣；
[0018]步驟6:光電信號傳輸管M2開啟后即關斷，將釘扎感光二極管PPD采集并轉換的電壓信號Vslgnal傳遞給FD節點，并以浮柵晶體管M3作為緩沖器輸出Vslgnal信號，進行第二次Vout米樣；
[0019]步驟7:像素單元輸出控制端Vr?的電壓跳變至擦除電壓，浮柵晶體管M3通過控制柵提高浮柵FG的閾值電壓，浮柵晶體管M3管源漏關斷；
[0020]步驟8:復位開關管Ml和光電信號傳輸管M2開啟；
[0021]可選的，步驟2中浮柵晶體管M3通過控制柵減小浮柵FG的閾值電壓至OV實現源漏導通；
[0022]可選的，步驟7中浮柵晶體管M3通過控制柵提高浮柵FG的閾值電壓至大于2V實現源漏關閉。
[0023]現有技術中，常規的4T結構的CMOS像素單元是有一個釘扎感光二極管PH)以及由4個常規晶體管組成的外圍電路構成的，如圖1所示，其基本元件包括:
[0024]I) I個感光二極管ro;
[0025]2)M1:行選晶體管ROW;
[0026]3)M2:源跟隨晶體管；
[0027]4)M3:復位晶體管RX;
[0028]5)M4:讀出開關晶體管TX;
[0029]其中，復位開關管M3的漏極接復位電壓輸入端，柵極接像素復位控制端RX，源極接讀出開關晶體管源極M4的源極;讀出開關晶體管源極M4的漏極與感光二極管的陰極相連，柵極與像素單元傳輸管控制端TX相連;源跟隨晶體管M2的漏極接高電位，柵極同時連接復位開關管M3的源極和讀出開關晶體管源極M4的源極，源極與行選晶體管Ml的漏極相連;行選晶體管Ml的柵極接行選端R0W，源極為像素單元的輸出端，輸出信號。
[0030]當源跟隨晶體管M2與行選晶體管Ml同時開啟時實現信號輸出。
[0031]比較可知，本發明結構使用3個晶體管替代現有技術中由4個晶體管組成的像素單元的外圍電路結構:即使用浮柵晶體管替代源跟隨晶體管和行選晶體管。
[0032]已知浮柵晶體管特性為:改變浮柵晶體管的控制柵CG的電壓可以對與之連接浮柵FG進行寫入或擦除的操作，從而改變其浮柵FG的閾值，實現浮柵晶體管源漏之間的關斷或導通。
[0033]本發明實際是提供了一種性能較現有4T結構更為優化的3T結構的CMOS像素單元。本發明結構節省了一個專用晶體管，減少了外圍電路的面積，節省了像素的有效面積，提高了入射光的利用率，從而提高了填充因子。外圍電路面積的減小意味著相同面積里能用于感光的面積增加。這樣，像素單元的感光能力就得以改善，擴大了感光器件的動態范圍。
[0034]本發明通過把緩沖輸出用晶體管做成浮柵結構，利用浮柵晶體管特性，通過改變閾值電壓來控制晶體管的導通和關閉，實現了像素單元信號有選擇的輸出采集。使用常規晶體管作為輸出信號緩沖器的源跟隨器，其閾值電壓通常在0.4V以上，考慮到襯偏效應則會更高，某些情況下襯偏效應接近IV左右。改用浮柵控制后，閾值電壓降為接近0V，使像素的輸出范圍提高了50%，使最后得到的圖像動態范圍大大提高
[0035]本發明所使用的浮柵晶體管，其制備工藝與標準半導體工藝中傳統的Flashmemory工藝完全兼容。因此，可以分享大規模集成電路生產成熟、嚴格、卓爾有效的品質管理，實現合格率提升和生產成本降低的雙贏局面。
【附圖說明】
[0036]圖1是為傳統的4TCMOS像素單元結構電路示意圖。
[0037]圖2是本發明的像素單元結構電路示意圖。
[0038]圖3是本發明的像素單元信號采集時序示意圖。
【具體實施方式】
[0039]為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護范圍內。
[0040]其次，本發明利用示意圖進行了詳細的表述，在詳述本發明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發明的限定。
[0041 ]本發明提供一種3T CMOS像素單元，所述單元結構包括一個釘扎感光二極管PPD，復位開關管Ml和光電信號傳輸管M2和浮柵晶體管M3，其中浮柵晶體管作為輸出信號緩