一種獲取fdd系統下行信道矩陣的方法及裝置的制造方法
【技術領域】
[0001 ] 本發明涉及通信領域，尤其涉及一種獲取頻分雙工(Frequency Divis1nDuplexing，簡稱FDD)系統下行信道矩陣的方法及裝置。
【背景技術】
[0002]為了提高系統傳輸性能，長期演進(Long Term Evolut1n，簡稱LTE)中引入了預編碼技術。在H)D LTE的預編碼過程中，通常采用閉環反饋機制，終端側通過信道估計得到FDD系統中用戶設備(User Equipment，簡稱UE)的下行信道矩陣，獲取該下行信道矩陣對應的預編碼矩陣指示(Precoding Matrix Indicator，簡稱PMI)，向基站反饋PMI，以指示基站實現對發射信號的預編碼。
[0003]但是，移動通信系統中，終端的高速移動使得信道環境時變(例如，處于高鐵車廂中的終端)，而時變的信道環境導致終端的信道估計不及時，獲取的下行信道矩陣不準確，進而導致反饋的上行PMI不能準確反應當前的信道狀態;若基站采用這樣的PMI選擇碼本傳輸數據，將會造成系統性能的下降。
【發明內容】
[0004]本發明的實施例提供一種獲取FDD系統下行信道矩陣的方法及裝置，實現準確獲取FDD系統中UE的下行信道矩陣，便于獲取準確衡量終端當前的信道狀況PMI以傳輸數據，提尚系統性能。
[0005]為達到上述目的，本發明的實施例采用如下技術方案:
[0006]本發明的第一方面，提供一種獲取roD系統PMI的方法，包括:
[0007]讀取與所述H)D系統共站部署的時分雙工(Time Divis1n Duplexing，簡稱TDD)系統中第一 UE的當前上行信道矩陣；
[0008]根據所述當前上行信道矩陣，獲取所述roD系統中第二UE的下行信道矩陣；其中，所述第一 UE與所述第二 UE頻段差小于或等于預設門限。
[0009]本發明的第二方面，提供一種獲取roD系統下行信道矩陣的裝置，包括:
[0010]讀取單元，用于讀取與所述roD系統共站部署的TDD系統中第一UE的當前上行信道矩陣；
[0011]獲取單元，用于根據所述讀取單元讀取的所述當前上行信道矩陣，獲取所述roD系統中第二UE的下行信道矩陣;其中，所述第一UE與所述第二UE頻段差小于或等于預設門限。
[0012]本發明實施例提供的獲取roD系統下行信道矩陣的方法及裝置，通過讀取與roD系統共站部署的TDD系統中第一 UE的當前上行信道矩陣;根據所述當前上行信道矩陣，獲取所述FDD系統中第二 UE的下行信道矩陣。由于TDD上下行信道對稱，因此TDD系統的當前上行信道矩陣與下行信道矩陣近似，而又因為roD與TDD共站部署，第一 UE與第二 UE兩者頻段接近，因此，第一 UE與第二 UE下行信道矩陣近似;也就是說，采用與H)D系統共站部署的TDD系統的中第一 UE的當前上行信道矩陣獲取H)D系統中第二 UE的下行信道矩陣，可以準確的反應當前FDD系統的信道狀況，因此，實現了準確獲取FDD系統中第二 UE的下行信道矩陣，便于獲取準確衡量終端當前的信道狀況PMI以傳輸數據，提高系統性能。
【附圖說明】
[0013]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
[0014]圖1為本發明實施例提供的一種獲取roD系統下行信道矩陣的裝置結構示意圖；
[0015]圖2為本發明實施例提供的一種獲取roD系統下行信道矩陣的方法流程示意圖；
[0016]圖3為本發明實施例提供的另一種獲取roD系統下行信道矩陣的裝置結構示意圖；
[0017]圖4為本發明實施例提供的再一種獲取roD系統下行信道矩陣的裝置結構示意圖。
【具體實施方式】
[0018]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0019]另外，本文中術語“系統”和“網絡”在本文中常被可互換使用。本文中術語“和/或”，僅僅是一種描述關聯對象的關聯關系，表示可以存在三種關系，例如，A和/或B，可以表示:單獨存在A，同時存在A和B，單獨存在B這三種情況。另外，本文中字符，一般表示前后關聯對象是一種“或”的關系。
[0020]在LTE系統中，FDD系統與TDD系統共站、共模的部署使得H)D系統與TDD系統部署頻點相差不大，因此其時頻響應特征也應趨于一致，且TDD系統上下行信道的對稱。基于此，本發明的基本原理是:根據TDD系統中第一 UE的當前上行信道估計的結果(信道矩陣)獲取與其共站部署的H)D系統中第二 UE的下行信道矩陣，得出準確衡量H)D系統中第二 UE的當前信道狀況的下行信道矩陣；其中，第一UE與第二UE的頻段接近，其頻段差小于或等于預設門限。
[0021]可選的，第一UE為TDD系統中任意一個UE;第二UE為H)D系統中任意一個UE。
[0022]本發明實施例提供的獲取H)D系統下行信道矩陣的方法可以由獲取H)D系統下行信道矩陣的裝置執行，該裝置可以為基站的部分或全部。
[0023]圖1示出的是與本發明各實施例相關的獲取FDD系統下行信道矩陣的裝置的結構示意圖。如圖1所示，該獲取FDD系統下行信道矩陣的裝置10可以包括:處理器101、存儲器102。
[0024]下面結合圖1對獲取FDD系統下行信道矩陣的裝置10的各個構成部件進行具體的介紹:
[0025]存儲器102，可以是易失性存儲器(volatile memory )，例如隨機存取存儲器(random-access memory ,RAM);或者非易失性存儲器(non-volatile memory)，例如只讀存儲器(read-only memory，R0M)，快閃存儲器(flash memory)，硬盤(hard disk drive ,HDD)或固態硬盤(solid-state drive，SSD);或者上述種類的存儲器的組合，用于存儲可實現本發明方法的相關應用程序、以及配置文件。
[0026]處理器101是獲取roD系統下行信道矩陣的裝置10的控制中心，可能是一個中央處理器(central processing uni t，簡稱CPU)，也可以是特定集成電路(Appl i cat 1nSpecific Integrated Circuit，簡稱ASIC)，或者是被配置成實施本發明實施例的一個或多個集成電路，例如:一個或多個微處理器(digital singnal processor，簡稱DSP)，或，一個或者多個現場可編程門陣列(Field Programmable Gate Array，簡稱FPGA)。處理器101可以通過運行或執行存儲在存儲器102內的軟件程序和/或模塊，以及調用存儲在存儲器102內的數據，執行獲取FDD系統下行信道矩陣的裝置10的各種功能。
[0027]處理器101，用于讀取與所述roD系統共站部署的TDD系統中第一UE的當前上行信道矩陣;根據所述當前上行信道矩陣，獲取所述FDD系統中第二UE的下行信道矩陣;其中，所述第一 UE與所述第二 UE頻段差小于或等于預設門限。
[