基于國產FPGA和uclinux操作系統的時間同步裝置的制造方法
【技術領域】
[0001 ]本發明涉及基于IEEE1588協議的時間同步領域技術領域，具體地，涉及一種基于國產FPGA和uc I inux操作系統的時間同步裝置。
【背景技術】
[0002]時間同步系統在許多領域均有廣泛的應用。世界格局風云變幻莫測，國產化對于提高我國裝備自主保障能力具有重要意義，但是目前很少有國產化的時間同步系統。在我國整個國民經濟部門中，包括中央的金融系統、電力系統、交通控制系統，都用到信息系統，這些部門的設備目前還都是以國外的軟硬件為主，這對我國信息安全構成嚴重威脅。
[0003]現有的用于時間同步的國產化技術，主要在時間戳精確化和頻率補償技術上提升時間同步系統的性能，忽略了時間同步系統的可移植性。這種移植性，主要體現在針對不同的應用環境，能夠較容易的實現從非時間同步設備到時間同步設備的平滑升級。
[0004]經過檢索發現:
[0005]相關檢索結果1:
[0006]申請(專利)號:CN201010542983.3，名稱:基于IEEE1588精確時間同步協議系統及其同步方法，提供了: 一種網絡信息傳輸技術領域的基于IEEE 1588精確時鐘同步協議系統及其同步方法，使得主時鐘在發送同步報文時就帶有本次發送的精確時間戳，無需再發送跟隨報文，極大減小了實現時鐘同步所需的通信帶寬。同時，構建一個頻率可調的時鐘計數器，再配合時鐘同步算法，實現頻率補償的功能，達到高精度時鐘同步的要求。該技術方案存在如下不足:(I)是非國產技術;(2)沒有提交操作系統，在可移植性方面較差。
[0007]相關檢索結果2:
[0008]申請(專利)號:CN200810085173.2，名稱:時間同步裝置、時間同步系統和時間同步方法，公開了: 一種時間同步裝置、時間同步系統和時間同步方法。該時間同步裝置設有——對應的普通以太網端口和IEEE1588以太網端口 ；該時間同步裝置通過其IEEE1588以太網端口與支持IEEE1588標準的以太網交互以太網幀，包括PTP類型以太網幀和非PTP類型以太網幀;通過其普通以太網端口與普通以太網交換設備交互非PTP類型以太網幀；以及，根據該PTP類型以太網幀進行IEEE1588以太網端口與以太網的時間同步。進一步的，該時間同步裝置還可以通過本地同步端口，實現本地時間同步設備和以太網的時間同步。通過本發明，基于現有的普通以太網交換設備實現從非時間同步網絡到時間同步網絡的平滑升級，實現對現有網絡資源的充分利用，支持進一步的全網時間同步。
[0009]該技術方案存在如下不足:(I)是非國產技術；(2)沒有提交操作系統，在可移植性方面較差；(3)該技術方案局限用于網絡交換技術方面，基于現有的普通以太網交換機設備實現從普通以太網絡到IEEE1588時間同步網絡的升級。而本發明通過時間通信接口電路將本地時間信息傳輸給非同步設備，任意設備只要支持時間通信接口電路中的IPPS秒脈沖接口以及任一其他接口，可以該非時間同步設備升級到時間同步設備。
【發明內容】
[0010]針對現有技術中存在的時間同步系統非國產化以及可移植性較差等缺陷，本發明的目的是提供一種基于國產FPGA和uclinux操作系統的時間同步裝置，該時間同步裝置解決了如下技術問題:
[0011]I)時間同步系統基于國產FPGA平臺，大幅提升時間同步系統的國產化率。該FPGA采用ARM+FPGA構架，其中ARM負責運行uclinux操作系統以及時間同步軟件，FPGA負責以太網媒體訪問控制和時間信息接口控制，從而實現從非時間同步設備到時間同步設備的平滑升級。
[0012]2)采用uclinux操作系統來管理整個時間同步系統的運行，大幅提高時間同步系統的可移植性以及終端人機交互的友善性。
[0013]為實現上述目的，本發明是通過以下技術方案實現的。
[0014]一種基于國產FPGA和uclinux操作系統的時間同步裝置，包括FPGA核心處理電路和時間通信接口電路;其中:所述國產FPGA核心處理電路設有用于與終端設備相連進行信息交互的終端設備接口、用于與授時網絡服務器相連獲取時間信息從而校準本地系統時間的授時網絡服務器接口、用于與時間通信接口電路相連的時間信息接口 ；所述國產FPGA核心處理電路通過時間信息接口將校準后本地系統時間信息傳送至時間通信接口電路，并通過時間通信接口電路與非時間同步設備相連，將校準后本地系統時間信息傳送至非時間同步設備。
[0015]優選地，所述國產FPGA核心處理電路包括:國產FPGA芯片、DDR3內存顆粒、FPGA配置SP1-FLASH、以太網物理層PHY芯片以及串口終端接口芯片；其中:所述國產FPGA芯片和DDR3內存顆粒相連，用于給國產FPGA芯片的CPU提供內存；所述國產FPGA芯片和FPGA配置SP1-FLASH相連，用于完成國產FPGA芯片及其內嵌CPU的上電配置以及uclinux操作系統鏡像的存儲；所述國產FPGA芯片與以太網物理層PHY芯片相連，并且通過設置于太網物理層PHY芯片上的授時網絡服務器接口與授時網絡服務器相連，進行時間同步信息的交互;所述國產FPGA芯片與串口終端接口芯片相連，并通過設置于串口終端接口芯片上的終端設備接口完成與終端設備的信息交互;所述時間信息接口設置于國產FPGA芯片上。
[0016]優選地，所述國產FPGA芯片采用ARM及FPGA組合架構，其中，ARM用于運行uc I inux操作系統、時間同步軟件以及底層驅動;FPGA用于以太網媒體訪問控制，并將校準后本地系統時間信息傳送給時間通信接口電路。
[0017]優選地，所述國產FPGA芯片的內嵌CPU采用Cortex-M3ARM核。
[0018]優選地，所述時間通信接口電路包括IPPS秒脈沖接口電路，還包括如下任一個或任多個其他接口電路:
[0019]-PCI接口電路；
[0020]-USB接口電路；
[0021]-UART接口電路；
[0022]-12C接口電路；
[0023]所述非時間同步設備通過IPPS秒脈沖接口電路以及上述任一個或任多個其他接口電路接收校準后本地系統時間信息。
[0024]與現有技術相比，本發明具有如下有益效果:
[0025]1、本發明采用國產FPGA芯片(例如京微雅格M7系列FPGA芯片)，具有獨立自主產權，極大的提升了裝置的自主可靠性。
[0026]2、本發明時間同步是基于ucl inux操作系統進行的;Ucl inux是一種高度優化的嵌入式Linux版本，具有穩定、良好的移植性、優秀的網絡功能、對各種文件系統和標準API的支持;通過uclinux操作系統對于串口終端設備的支持，可以非常便利的建立與終端設備的交互通信;通過uclinux操作系統對于網絡的支持，可以交容易的建立時間同步軟件、網絡通信、操作系統內核與底層硬件的鏈路;通過ucl inux對于標準API的支持，可以集成USB/I2C/UART/PCI等多種時間同步接口協議，任何非時鐘同步設備只要支持上述任一接口，與本發明提供的時間同步裝置相連，即可實現從非時鐘同步設備到時鐘同步設備的平滑升級;uclinnux操作系統在結構上集成了標準Iinnux的多任務實現方式，能夠同時處理終端通?目任務、時間同步任務、網絡通?目任務以及時間通?目任務。
[0027]3、本發明提升了時間同步系統的可移植性，實現非時間同步設備到時間同步設備的平滑升級。
【附圖說明】
[0028]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯:
[0029]圖1為本發明提供的時間同步裝置的結構框圖。
[0030]圖中:I為FPGA核心處理電路，2為時間通信接口電路，3為國產FPGA芯片，4為DDR3內存顆粒，5為FPGA配置SP1-FLASH，6為以太網物理層PHY芯片，