、發(fā)光二極管L2、發(fā)光二極管L3、發(fā)光二極管L4、發(fā)光二極管L5、發(fā)光二極管L6、發(fā)光二極管L7。上述發(fā)光二極管在對應的端口有數(shù)據(jù)收發(fā)時會閃爍。
[0047]所述發(fā)光二極管LI的正極連接電源，所述發(fā)光二極管LI的負極通過電阻R22連接所述第一 RS485接口芯片Ul的D端，所述發(fā)光二極管LI用于指示所述第一 RS485接口芯片Ul在發(fā)送數(shù)據(jù)。
[0048]所述發(fā)光二極管L2的正極連接電源，所述發(fā)光二極管L2的負極通過電阻R23連接所述第一 RS485接口芯片Ul的R端，所述發(fā)光二極管L2用于指示所述第一 RS485接口芯片Ul在接收數(shù)據(jù)。
[0049]所述發(fā)光二極管L3的正極連接電源，所述發(fā)光二極管L3的負極通過電阻R24連接所述第二 RS485接口芯片U2的D端，所述發(fā)光二極管L3用于指示所述第二 RS485接口芯片U2在發(fā)送數(shù)據(jù)。
[0050]所述發(fā)光二極管L4的正極連接電源，所述發(fā)光二極管L4的負極通過電阻R25連接所述第二 RS485接口芯片U2的R端，所述發(fā)光二極管L4用于指示所述第二 RS485接口芯片U2在接收數(shù)據(jù)。
[0051]所述發(fā)光二極管L5的正極連接電源，所述發(fā)光二極管L5的負極通過電阻R26連接所述第三RS485接口芯片U3的D端，所述發(fā)光二極管L5用于指示所述第三RS485接口芯片U3在發(fā)送數(shù)據(jù)。
[0052]所述發(fā)光二極管L6的正極連接電源，所述發(fā)光二極管L6的負極通過電阻R27連接所述第三RS485接口芯片U3的R端，所述發(fā)光二極管L6用于指示所述第三RS485接口芯片U3在接收數(shù)據(jù)。
[0053]所述發(fā)光二極管L7的正極連接電源，所述發(fā)光二極管L7的負極通過電阻R36接地，所述發(fā)光二極管L7用于指示電源電路是否正常工作。
[0054]所述二極管D7、所述二極管D8、所述二極管D9、所述二極管D10、所述二極管D12、所述二極管D13、所述二極管D14、所述二極管D15、所述二極管D16、所述二極管D17、所述二極管D18均采用型號為LL4148的二極管。
[0055]本實施例中的RS485中繼器工作原理如下:
[0056]I)上電狀態(tài):
[0057]主機端、第一從機端、第二從機端都工作在接收狀態(tài)，使總線處于空閑狀態(tài)。
[0058]2)主機端發(fā)送一從機端接收:
[0059]主機端發(fā)送起始信號，第一從機端和第二從機端強制切換成輸出狀態(tài)，當主機端發(fā)送最后一幀數(shù)據(jù)結束后，第一從機端和第二從機端退出發(fā)送模式，切換成接收狀態(tài)，使總線處于空閑狀態(tài)。
[0060]3)從機端發(fā)送一主機端接收:
[0061]當?shù)谝粡臋C端和第二從機端同時向主機端發(fā)送信息時，如果第二從機端比第一從機端先到達中繼器芯片端的，第二從機端為發(fā)送狀態(tài)，使得主機端切換為發(fā)送狀態(tài)，所述第一從機端鎖定，3個端口狀態(tài)相互鎖定，直到第二從機端最后一幀發(fā)完，所述主機端、第一從機端、第二從機端又工作在接收狀態(tài)，使總線處于空閑狀態(tài)。
[0062]本實施例中的RS485中繼器的電路分析如下:
[0063]I)主機端發(fā)送一從機端接收:
[0064]主機端的第一 RS485接口芯片Ul通過第一接線端子Jl接收到信號后，利用所述第一 RS485接口芯片Ul的R端(即Ul的I腳)控制所述第一單穩(wěn)態(tài)觸發(fā)器U4A的A端(即U4A的I腳)，使得所述第一單穩(wěn)態(tài)觸發(fā)器U4A的Q端(即U4A的13腳)輸出高電平，所述第一單穩(wěn)態(tài)觸發(fā)器U4A的Q非端(即U4A的4腳)輸出低電平。所述第一單穩(wěn)態(tài)觸發(fā)器U4A的Q端經(jīng)過二極管D15控制所述第二 RS485接口芯片U2的RE非端和DE端(即U2的收發(fā)控制腳，2腳和3腳)，所述第一單穩(wěn)態(tài)觸發(fā)器U4A的Q端經(jīng)過二極管D16控制所述第三RS485接口芯片U3的RE非端和DE端(即U3的收發(fā)控制腳，2腳和3腳)。同時，所述第一單穩(wěn)態(tài)觸發(fā)器U4A的Q非端控制所述第二單穩(wěn)態(tài)觸發(fā)器U5A的B端(即U5A的觸發(fā)腳2腳)，使得第二單穩(wěn)態(tài)觸發(fā)器U5A的Q端(即U5A的13腳)輸出高電平。所述第一單穩(wěn)態(tài)觸發(fā)器U4A的Q非端控制所述第三單穩(wěn)態(tài)觸發(fā)器U5B的B端(即U5B的觸發(fā)腳10腳)，使得第三單穩(wěn)態(tài)觸發(fā)器U5B的Q端(即U5B的5腳)輸出高電平。從而保證所述第二 RS485接口芯片U2和所述第三RS485接口芯片U3工作在發(fā)送狀態(tài)。邏輯相互鎖定，提高抗干擾能力，提高數(shù)據(jù)收發(fā)穩(wěn)定性。
[0065]當所述第一 RS485接口芯片Ul上的最后一幀數(shù)據(jù)發(fā)送完后，根據(jù)第一單穩(wěn)態(tài)觸發(fā)器U4A上的電阻R29、電容C6，第二單穩(wěn)態(tài)觸發(fā)器U5A上的電阻R32、電容C9、第三單穩(wěn)態(tài)觸發(fā)器U5B上的電阻R33、電容ClO的定時時間，到以后是第一從機端和第二從機端都切換為接收狀態(tài)，使得總線釋放，處于空閑狀態(tài)。
[0066]2)第一從機端和第二從機端同時發(fā)送一主機端接收(硬件仲裁):
[0067]第二從機端的第三RS485接口芯片U3先接收到數(shù)據(jù)，使得第三單穩(wěn)態(tài)觸發(fā)器U5B的Q端(即U5B的5腳)輸出高電平，使得第三單穩(wěn)態(tài)觸發(fā)器U5B的Q非端(即U5B的12腳)輸出低電平。第三單穩(wěn)態(tài)觸發(fā)器U5B的Q端的高電平一路經(jīng)過二極管D17控制第二RS485接口芯片U2的RE非端和DE端(即U2的收發(fā)控制腳，2腳和3腳)為高電平，使得第二 RS485接口芯片U2關閉。第三單穩(wěn)態(tài)觸發(fā)器U5B的Q端的高電平另一路經(jīng)過二極管D14控制三極管Q2導通、三極管Ql截止，從而控制第一 RS485接口芯片Ul的RE非端和DE端(即Ul的收發(fā)控制腳，2腳和3腳)為高電平，使得第一 RS485接口芯片Ul工作在發(fā)送狀態(tài)(即第二從機端向主機端發(fā)送數(shù)據(jù))。第三單穩(wěn)態(tài)觸發(fā)器U5B的Q非端(即U5B的12腳)的低電平控制第二單穩(wěn)態(tài)觸發(fā)器U5A的CLR端(即U5A的復位腳3腳)，使得第二單穩(wěn)態(tài)觸發(fā)器U5A的Q端(即U5A的13腳)輸出低電平，使得第二單穩(wěn)態(tài)觸發(fā)器U5A的Q非端(即U5A的4腳)輸出高電平。保證只能第二從機端的第三RS485接口芯片U3向主機端的第一 RS485接口芯片Ul發(fā)送數(shù)據(jù)，所述第一從機端的第二 RS485接口芯片不參與。
[0068]從模塊內(nèi)部看，保障叢機端只有一個和主機端口連同，空閑的叢機端不能像主機端發(fā)送數(shù)據(jù)，直到在發(fā)送的從機端退出發(fā)送狀態(tài)，內(nèi)部每一個邏輯狀態(tài)都是相互鎖定，每次只能是主機端〈_>第一從機端或者主機端〈_>第二從機端。
[0069]本實施例所述的一種具有純硬件仲裁功能的RS485中繼器，包括:設置在主機端的第一 RS485接口芯片Ul和第一接線端子Jl、設置在第一從機端的第二 RS485接口芯片U2和第二接線端子J2、設置在第二從機端的第三RS485接口芯片U3和第三接線端子J3、第一單穩(wěn)態(tài)觸發(fā)器U4A、第二單穩(wěn)態(tài)觸發(fā)器U5A、第三單穩(wěn)態(tài)觸發(fā)器U5B。其通過設置單穩(wěn)態(tài)觸發(fā)器來使得主機端和從機端的RS485接口芯片在發(fā)送狀態(tài)和接收狀態(tài)之間相互切換，主機端發(fā)送時，兩個從機端自動切換為輸出狀態(tài)，兩個從機端發(fā)送時，先有數(shù)據(jù)到達的從機端進入發(fā)送狀態(tài)，主機端切換為輸出狀態(tài)，另一個從機端鎖定，使用純硬件仲裁，無需編程，波特率范圍廣，且I入2出端口能實現(xiàn)相互獨立，現(xiàn)場布線方便，單穩(wěn)態(tài)觸發(fā)器可以重復觸發(fā)，根據(jù)RS485通訊波特率，可以自由調(diào)整定時時間。
[0070]顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本發(fā)明創(chuàng)造的保護范圍之中。
【主權項】
1.一種具有純硬件仲裁功能的RS485中繼器，其特征在于，包括: 設置在主機端的第一 RS485接口芯片Ul和第一接線端子Jl、設置在第一從機端