相器13的電源電壓Vdd低一個由MOS管連接組成的二極管的壓降。通過在第一反相器Il和第四反相器14的電源電壓引入一個二極管進行降壓，使每次泵入到輸出端的負電壓減少，從而使負電壓的傳遞與積累更加平穩，可有效減小輸出端負電壓的波紋，但是缺點是輸出預定的負電壓所需的建立時間有所延長。
[0027]本發明的第三實施例是在第二實施例的基礎上通過引入四個二極管替換相應的PMOS晶體管，可進一步阻斷在時鐘信號翻轉切換時刻由PMOS晶體管引入的信號通路，達到進一步減小電荷泵電路在時鐘翻轉過程中以及電路穩態的漏電流，但是引入的四個二極管在有效阻斷到地的電流通路的同時，也抬高了時鐘翻轉過程中轉移電容上的電壓值，從而增加了負電壓電荷泵的負壓建立時間，同時也減小了電荷泵輸出端的負壓值。
[0028]以上是對本發明的較佳實施進行的具體說明，但本發明創造并不限于所述實施例，熟悉本領域的技術人員在不違背本發明精神的前提下還可做出種種的等同變形或替換，這些等同的變形或替換均包含在本申請專利要求所限定的范圍內。
【主權項】
1.一種應用于SOI射頻開關的控制電路，其特征在于:包括帶隙基準電路，低壓差線性穩壓器、環形振蕩器、反相器I1、反相器12、非交疊時鐘產生電路、電荷泵及電平轉換電路，其中帶隙基準電路與低壓差線性穩壓器相連，低壓差線性穩壓器的輸出端與電荷泵相連，所述環形振蕩器的輸出端經反相器Il與反相器12的輸入端相連，反相器Il和反相器12的輸出端與非交疊時鐘產生電路的輸入端相連，非交疊時鐘產生電路的四個輸出端與電荷泵的輸入端相連，電荷泵的輸出端OUTCP經過電平轉換電路為SOI射頻開關提供控制。
2.根據權利要求1所述的電荷泵，其特征在于:所述的電荷泵電路為一個能產生負電壓的雙電荷泵電路。
3.根據權利要求2所述的能產生負電壓的雙電荷泵電路，其特征在于: 所述內部電路包括第一時鐘信號(CLK1)、第二時鐘信號(CLK2)、第三時鐘信號(CLK3)、第四時鐘信號(CLK4)、第一 P型場效應晶體管(Ml )、第二 N型場效應晶體管(M2)、第三P型場效應晶體管(M3 )、第四N型場效應晶體管(M4)、第五P型場效應晶體管(M5 )、第六N型場效應晶體管(M6 )、第七P型場效應晶體管(M7 )、第八N型場效應晶體管(M8 )、第一反相器(II)、第二反相器(12)、第三反相器(13)、第四反相器(14)、第一飛電容(Cflyl)、第二飛電容(Cfly2)、第一電容(Cl)、第二電容(C2)、第三電容(C3)、第四電容(C4)和第一電阻(R1)。
4.所述第一P型場效應晶體管(Ml)、第三P型場效應晶體管(M3)、第五P型場效應晶體管(M5)和第七P型場效應晶體管(M7)的源極分別與大地相連； 所述第二 N型場效應晶體管(M2)和第八N型場效應晶體管(M8)的源極分別經第一電阻(Rl)與電荷泵輸出端OUTCP相連；電荷泵輸出端OUTCP經第三電容(C3)與大地相連； 所述第四N型場效應晶體管(M4)和第六N型場效應晶體管(M6)的源極分別經第四電容(C4)與大地相連； 所述第一反相器(Il)的輸入端與第一時鐘信號(CLKl)相連，第一反相器(Il)的輸出端經第一飛電容(Cflyl)分別與第一 P型場效應晶體管(Ml)的漏極和第二 N型場效應晶體管(M2)的漏極相連； 所述第二反相器(12)的輸入端與第三時鐘信號(CLK3)相連，第二反相器(12)的輸出端經第一電容(Cl)分別與第一 P型場效應晶體管(Ml)、第二 N型場效應晶體管(M2)、第三P型場效應晶體管(M3)和第四N型場效應晶體管(M4)的柵極相連，同時第五P型場效應晶體管(M5)和第六N型場效應晶體管(M6)的漏極分別于第一 P型場效應晶體管(Ml )、第二 N型場效應晶體管(M2)的柵極相連； 所述第三反相器(13)的輸入端與第二時鐘信號(CLK2)相連，第三反相器(13)的輸出端經第二電容(C2)分別與第五P型場效應晶體管(M5)、第六N型場效應晶體管(M6)、第七P型場效應晶體管(M7)和第八N型場效應晶體管(M8)的柵極相連，同時第三P型場效應晶體管(M3)和第四N型場效應晶體管(M4)的漏極分別于第五P型場效應晶體管(M5)、第六N型場效應晶體管(M6)的柵極相連； 所述第四反相器(14)的輸入端與第四時鐘信號(CLK4)相連，第四反相器(14)的輸出端經第二飛電容(Cfly2)分別與第七P型場效應晶體管(M7)的漏極和第八N型場效應晶體管(M8)的漏極相連； 所述第一反相器(II)和第四反相器(14)的電源端與Vddl相連，所述第二反相器(12)和第三反相器(13)的電源端與Vdd相連。
5.根據權利要求2所述的能產生負電壓的雙電荷泵電路，其特征在于: 所述的電荷泵電路包括四個NMOS開關管、四個二極管、四個時鐘信號、四個反相器、六個電容和一個電阻。
6.所述的第一二極管(D1)、第二二極管(D2)、第三二極管(D3)和第四二極管(D4)的陰極分別與大地相連； 所述第一 N型場效應晶體管(Ml)和第四N型場效應晶體管(M4)的源極分別經第一電阻Rl與電荷泵輸出端OUTCP相連；電荷泵輸出端OUTCP經第三電容C3與大地相連； 所述第二 N型場效應晶體管(M2)和第三N型場效應晶體管(M3)的源極分別經第四電容(C4)與大地相連； 所述第一反相器(Il)的輸入端與第一時鐘信號(CLKl)相連，第一反相器(Il)的輸出端經第一飛電容(Cflyl)分別與第一二極管(Dl)的陽極和第一 N型場效應晶體管(Ml)的漏極相連； 所述第二反相器(12)的輸入端與第三時鐘信號(CLK3)相連，第二反相器(12)的輸出端經第一電容(Cl)分別與第一 N型場效應晶體管(Ml)和第二 N型場效應晶體管(M2)的柵極相連，同時第三N型場效應晶體管(M3)的漏極和第三二極管(D3)的陽極分別于第一 N型場效應晶體管(M1)、第二 N型場效應晶體管(M2)的柵極相連； 所述第三反相器(13)的輸入端與第二時鐘信號(CLK2)相連，第三反相器(13)的輸出端經第二電容(C2)分別與第三N型場效應晶體管(M3)和第四N型場效應晶體管(M4)的柵極相連，同時第二 N型場效應晶體管(M2)的漏極和第二二極管(D2)的陽極分別于第三N型場效應晶體管(M3)、第四N型場效應晶體管(M4)的柵極相連； 所述第四反相器(14)的輸入端與第四時鐘信號(CLK4)相連，第四反相器(14)的輸出端經第二飛電容(Cfly2)分別與第四二極管(D2)的陽極和第四N型場效應晶體管(M4)的漏極相連； 所述第一反相器(II)和第四反相器(14)的電源端與Vddl相連，所述第二反相器(12)和第三反相器(13)的電源端與Vdd相連。
7.根據權利要求3和權利要求4所述的第一時鐘信號(CLK1)、第二時鐘信號(CLK2)、第三時鐘信號(CLK3)和第四時鐘信號(CLK4)交替在高電勢狀態和低電勢狀態之間切換。
8.根據權利要求3和權利要求4所述的第一時鐘信號(CLKl)和第二時鐘信號(CLK2)在低電勢時，第三時鐘信號(CLK3 )和第四時鐘信號(CLK4)對應為高電勢。
9.根據權利要求3和權利要求4所述的第一反相器(Il)和第四反相器(14)的電源電壓Vddl比第二反相器(12)和第三反相器(13)的電源電壓Vdd低。
10.根據權利要求7所述的第一反相器(Il)和第四反相器(14)的電源電壓Vddl在第二反相器(12)和第三反相器(13)的電源電壓Vdd的基礎上引入一個MOS 二極管進行降壓。
【專利摘要】本發明公開了一種應用于SOI CMOS射頻開關的控制電路，包括帶隙基準電路，低壓差線性穩壓器，環形振蕩器，電壓反相器，非交疊時鐘電路、電荷泵及電平轉換電路，其中該控制電路的核心單元為一個產生負電壓的電荷泵電路。在本發明中，帶隙基準電路與低壓差線性穩壓器相連，低壓差線性穩壓器的輸出端與電荷泵相連，所述環形振蕩器的輸出端經反相器I1與反相器I2的輸入端相連，反相器I1和反相器I2的輸出端與非交疊時鐘產生電路的輸入端相連，非交疊時鐘產生電路的四個輸出端與電荷泵的輸入端相連，電荷泵的輸出端OUTCP經過電平轉換電路為SOI CMOS射頻開關提供控制。本發明的能產生負電壓的電荷泵能快速啟動且具有低穩態電流，可以保證在大射頻信號條件下射頻開關管能處于很好的關閉狀態，從而改善射頻開關的線性和隔離度。
【IPC分類】H04B1-40
【公開號】CN104796171
【申請號】CN201510131104
【發明人】劉斌, 陶亮, 章國豪
【申請人】廣州鈞衡微電子科技有限公司
【公開日】2015年7月22日
【申請日】2015年3月25日