用于多通道的時鐘恢復、接收器以及通信系統的制作方法
【技術領域】
[0001] 本發明的各種示例性實施例通常涉及一種數字數據處理，更具體地講，涉及一種 用于多數據通道的時鐘恢復、時鐘數據恢復、接收器以及通信系統。
【背景技術】
[0002] 除非另外在此明確指出，否則在此處說明的資料并不一定是在本申請中公開主題 的現有技術，且也不應被視為是針對本申請公開的已認定現有技術。
[0003] 時鐘恢復（ClockRecovery)或時鐘數據恢復（Q)R，ClockandDataRecovery) 技術被用于各種數字數據處理，例如，輸入/輸出（I/O)接口、接收器和通信系統。例如， 當無時鐘信號的數字數據流被傳送至接收器時，接收器基于頻率參考的近似值（proximate value)利用CDR技術生成時鐘。查詢時鐘信號可使數據被恢復。然而現有CDR技術存在一 些問題。例如，很多⑶R技術在每個通道（channel)中要求數據流的相位鎖定（PL，Phase Locking)。其會具有針對被鎖定數據流克制其他流操作的影響。
[0004] 并行通信技術也被發展為同時使用多個數據通道來傳送數據以提供高速度傳輸。
[0005] 因此，需要用于多數據流的更有效⑶R技術。
【發明內容】
[0006] 為了實現根據本發明的優勢以及目的，本發明的一個方面提供了一種用于多數據 通道的時鐘恢復裝置，所述時鐘恢復裝置包括：多個通道模塊，每個通道模塊包括：頻率檢 測模塊，基于從各自數據通道中接收的各自數據信號和全局信號生成中間信號；恢復模塊， 響應所述各自數據信號和所述全局信號為所述各自數據通道恢復時鐘信號；和全局信號生 成模塊，從所述多個通道模塊中接收且合并所述中間信號，以生成所述全局信號。
[0007] 根據另一個示例性方面，每個通道模塊中的所述頻率檢測模塊包括：參考信號生 成器，基于所述各自數據信號生成參考信號；反饋信號生成器，基于所述全局信號生成反饋 信號；和頻率檢測器，生成表示所述參考信號和所述反饋信號之間頻率差異的所述中間信 號。
[0008] 在本發明的一些示例性方面，一種用于多數據通道的時鐘恢復裝置，包括：頻率采 集模塊，從多個數據通道中接收數據信號且基于從所述多個數據通道中的一個或多個活躍 通道中接收的至少一個數據信號生成全局信號，其中所述全局信號具有與所述一個或多個 活躍通道所使用的頻率實質相同的頻率；和多個恢復模塊，分別與所述多個數據通道相對 應，所述多個恢復模塊中的每一個恢復模塊基于相應的數據信號通過旋轉所述全局信號的 相位為所述相應的數據信號恢復時鐘信號。
[0009] 本發明的另一個示例性方面提供了一種用于多數據通道的接收器，所述接收器包 括：多個通道模塊，每個通道模塊包括：頻率檢測模塊，響應從各自數據通道中接收的各自 數據信號和全局信號生成中間信號；恢復模塊，響應所述各自數據信號和所述全局信號為 所述各自數據通道恢復時鐘信號和數據；和全局信號生成模塊，從所述通道模塊中接收且 合并所述中間信號，以生成所述全局信號。一些示例性方面提供了一種包含上述接收器的 通信系統。一些示例性方面提供了一種用于多種數據通道的時鐘恢復方法，所述方法包括： 在包含至少兩個通道模塊和一個全局信號生成模塊的裝置中執行；使用在每個通道模塊中 的頻率檢測模塊，基于從各自數據通道中接收的各自數據信號和全局信號，生成中間信號； 使用每個通道模塊中的恢復模塊，響應所述各自數據信號和所述全局信號為各自數據通道 恢復時鐘信號；且在所述全局信號生成模塊中，從每個通道模塊中接收且合并所述中間信 號以生成所述全局信號。
[0010] 本發明的一個示例性方面也提供了一種包含指令的有形計算機可讀介質，其特征 在于，所述指令配置當被包含至少一個處理器、至少兩個通道模塊和一個全局信號生成模 塊的裝置而操作時，執行用于多數據通道的時鐘恢復方法，所述方法包括：在包含至少兩 個通道模塊和一個全局信號生成模塊的裝置中執行；使用在每個通道模塊中的頻率檢測模 塊，基于從各自數據通道中接收的各自數據信號和全局信號，生成中間信號；使用每個通 道模塊中的恢復模塊，響應所述各自數據信號和所述全局信號為各自數據通道恢復時鐘信 號；且使用所述全局信號生成模塊，從每個通道模塊中接收且合并所述中間信號以生成所 述全局信號。
[0011] 本發明的其他目的和優勢將在隨后的說明中被闡述且根據本說明也將是顯而易 見的，或從本發明的實踐中可被得知。本發明的目的和優勢將通過尤其在隨附權利要求中 指出的元素及結合的方法而被實現和達成。
[0012] 其也應被理解為前述一般性的說明以及隨后詳細的說明都是事例且僅是示例性 實施例，其并不限定本發明所要求的內容。
【附圖說明】
[0013] 被編入且構成本說明書一部分的附圖舉例說明了本發明的示例性實施例且與詳 細說明一起用于解釋本發明的原理。
[0014] 圖1示出一個示例性實施例的基于VCO的⑶R結構。
[0015] 圖2示出一個示例性實施例的基于旋轉器的⑶R結構。
[0016] 圖3示出根據本發明一個示例性實施例的時鐘恢復裝置的框圖。
[0017] 圖4示出根據本發明另一個示例性實施例的時鐘恢復裝置的框圖。
[0018] 圖5示出根據本發明另一個示例性實施例的時鐘恢復裝置的框圖。
[0019] 圖6示出根據本發明一個示例性實施例的非主要（master-less)且無參考 (reference-less)的基于旋轉的并行⑶R結構。
[0020] 圖7示出根據本發明一個示例性實施例的抖動容差掩碼（jittertolerance mask)和FLL相位噪聲間的比較。
[0021] 圖8示出根據本發明當抖動累積（jitteraccumulation)移除時SRCG和FLL的 相位噪聲的變化。
[0022] 圖9示出根據本發明的抖動抑制環路（loop)的數學模型。
[0023] 圖10示出根據本發明的具有抖動抑制方案的SRCG的相位噪聲的性能模擬結果。
[0024] 圖11示出根據本發明一個示例性實施例的接收器的框圖。
[0025] 圖12示出根據本發明另一個示例性實施例的接收器的框圖。
【具體實施方式】
[0026] 在以下詳細說明中，附圖作為其一部分用于進行參考。若無其他上下文另外指出， 在整個附圖中盡可能使用相同的參考符號。
[0027] 本發明技術可應用于各種系統，例如，用于計算機的輸入/輸出（I/O)接口、接收 器和通信系統。如下本發明的示例性實施例將結合時鐘恢復結構進行主要說明。然而，本 發明的示例性實施例并不局限于此種結構，其對于本領域的技術人員來說是很明顯的。
[0028] 圖1示出一個示例性實施例的基于壓控振蕩器（VCO,Voltage-Controlled Oscillator)的⑶R結構，且圖2示出一個示例性實施例的基于旋轉器（rotator)的⑶R結 構。
[0029] 考慮到功耗和面積效率，圖1所示的基于旋轉器的CDR結構相比圖2所示的基于 VC0的CDR結構更適用于并行I/O應用。參考時鐘信號不存在之情況，VC0需要被相位鎖定 于一個通道（例如，主通道）的數據流中，且用于其他基于旋轉器通道的CDR操作受制于相 位鎖定VC0時鐘信號的存在。
[0030] 圖3示出根據一個示例性實施例的示例性時鐘恢復裝置300的框圖。時鐘恢復裝 置300包括頻率采集模塊310以及多個恢復模塊350_1、350_2、350_3和350_4。頻率采集模 塊310包括分別與每個數據通道相對應的多個頻率檢測模塊320_1、320_2、320_3和320_4， 以及全局信號生成模塊330。
[0031] 在此所使用的術語"模塊（block)"包括用于執行公開實施例的多種技術。例 如，整個說明書中公開的各種"模塊"可表示集成電路（IC，IntegratedCircuit)、 超大規模集成（VLSI，VeryLargeScaleIntegration)芯片、專用集成電路（ASIC， Application-SpecificIntegratedCircuit)，或任何硬件、固件、軟件或其組合。
[0032] 如圖3所示，頻率采集模塊310配置用于從多個數據通道中接收數據信號RD_1、 RD_2、RD_3和RD_4,且基于從一個或多個活躍數據通道中接收的數據信號RD_1、RD_2、RD_3 和RD_4中的至少一個生成全局信號（globalsignal)G_SIG。例如，多個頻率檢測模塊 320_1、320_2、320_3和320_4中的每一個配置用于處理相應的數據信號RD_1、RD_2、RD_3 或RD_4以生成中間信號I_1、1_2、1_3或1_4,且全局信號生成模塊330配置用于合并中間 信號1_1、1_2、1_3和1_4以生成全局信號G_SIG。活躍數據通道包括有效數據信號例如非 歸零（NRZ，N〇-Return-t〇-Zer〇)信號被接收的通道。全局信號G_SIG具有與被一個或多個 活躍通道所使用的頻率實質相同的頻率。
[0033] 全局信號生成模塊330包括振蕩控制器340和振蕩器346。振