本實(shí)用新型涉及一種塔康接收機(jī)，特別涉及一種數(shù)字化塔康接收機(jī)。
背景技術(shù)：
現(xiàn)有的塔康接收機(jī)為模擬接收機(jī)，電路形式復(fù)雜、體積大、容易受到外界干擾、成本高。
技術(shù)實(shí)現(xiàn)要素：
鑒于現(xiàn)有技術(shù)存在的問題，本實(shí)用新型提供一種數(shù)字化塔康接收機(jī)，具體技術(shù)方案是，一種數(shù)字化塔康接收機(jī)，包括ARM模塊、A/D采樣模塊、FPGA模塊、比較器、運(yùn)算放大器，其特征在于：FPGA模塊通過A/D采樣模塊分別與比較器及運(yùn)算放大器連接、與ARM處理器雙向連接，A/D采樣模塊與ARM處理器雙向連接；具體信號(hào)流向?yàn)橐曨l信號(hào)為窄帶脈沖信號(hào)，經(jīng)比較器后進(jìn)入A/D采樣模塊，隨后進(jìn)入FPGA模塊，經(jīng)處理后產(chǎn)生寬度約為4.5μs脈沖對(duì)的信號(hào)11；對(duì)數(shù)信號(hào)經(jīng)運(yùn)算放大器電路放大后，進(jìn)入A/D采樣模塊，經(jīng)A/D采樣后進(jìn)入FPGA模塊，在FPGA模塊內(nèi)延時(shí)后信號(hào)1經(jīng)半幅探測(cè)后形成方波脈沖對(duì)，該方波脈沖對(duì)又分為8、9兩路，信號(hào)8不做處理，信號(hào)9經(jīng)過一定的延時(shí)后進(jìn)入反相器，經(jīng)過反相器取反后與信號(hào)8共同進(jìn)入與門電路，該與門電路輸出方波脈沖對(duì)信號(hào)10，該信號(hào)實(shí)現(xiàn)了半幅探測(cè)和短回波抑制的功能；信號(hào)2進(jìn)入比較器，經(jīng)比較器后輸出方波脈沖對(duì)信號(hào)5；信號(hào)3進(jìn)入長回波門處理電路，該電路由解碼脈沖觸發(fā)，當(dāng)有解碼脈沖輸出和信號(hào)3共同進(jìn)入長回波門電路時(shí)，將產(chǎn)生信號(hào)4，信號(hào)4為50~350μs正向脈沖信號(hào)。信號(hào)4和信號(hào)5共同進(jìn)入觸發(fā)器，使觸發(fā)器輸出50~350μs的反向脈沖信號(hào)，該信號(hào)實(shí)現(xiàn)長回波抑制功能；信號(hào)7為發(fā)射封閉信號(hào)，為脈沖信號(hào)寬度10μs的反向脈沖，該信號(hào)實(shí)現(xiàn)發(fā)射封閉功能；信號(hào)6、7、10、11共同進(jìn)入與門，該與門輸出的脈沖對(duì)信號(hào)送入解碼單元進(jìn)行后續(xù)處理，最終完成了發(fā)射封閉、長回波抑制、短回波抑制、臨波道抑制、半幅探測(cè)的功能。
本實(shí)用新型的有益效果是，具備長回波抑制、短回波抑制、臨波道抑制、發(fā)射封閉的功能，實(shí)現(xiàn)了長回波抑制時(shí)間可控為50μs~350μs，短回波抑制實(shí)現(xiàn)可開關(guān)設(shè)置，調(diào)試工作量縮減為原來的1/3，電路形式簡單、體積約減小為原來接收機(jī)的一半、性能可靠，靈敏度提高3dB。
附圖說明
圖1為本實(shí)用新型的電路連接框圖。
具體實(shí)施方式
如圖1所示，一種數(shù)字化塔康接收機(jī)，包括ARM處理器、A/D采樣模塊、FPGA模塊、比較器、運(yùn)算放大器，F(xiàn)PGA模塊通過A/D采樣模塊分別與比較器及運(yùn)算放大器連接、與ARM模塊雙向連接，A/D采樣模塊與ARM處理器雙向連接。
塔康接收機(jī)中，對(duì)數(shù)信號(hào)為寬帶信號(hào)，信號(hào)沒有失真，具有準(zhǔn)確的半幅點(diǎn)和上升時(shí)間；信號(hào)的半幅探測(cè)、長回波抑制功能實(shí)現(xiàn)、近回波抑制功能實(shí)現(xiàn)、發(fā)射封閉功能實(shí)現(xiàn)均是在對(duì)數(shù)信號(hào)的基礎(chǔ)上。
視頻信號(hào)經(jīng)比較器后進(jìn)入A/D采樣模塊，隨后進(jìn)入FPGA模塊，經(jīng)處理后產(chǎn)生寬度約為4.5μs的脈沖對(duì)信號(hào)11，視頻信號(hào)為窄帶信號(hào)，信號(hào)出現(xiàn)失真，但是由于它的窄帶特性，能夠?qū)崿F(xiàn)臨波道抑制功能。
對(duì)數(shù)信號(hào)經(jīng)運(yùn)算放大器電路放大后，進(jìn)入A/D采樣模塊，經(jīng)A/D采樣后進(jìn)入FPGA模塊，延時(shí)2.7μs后被分為信號(hào)1、2、3三部分，其中延時(shí)2.7μs 為了使對(duì)數(shù)信號(hào)和信號(hào)11在FPGA處理時(shí)時(shí)間上二者同步；信號(hào)1經(jīng)半幅探測(cè)后形成方波脈沖對(duì)，該方波脈沖對(duì)又分為8、9兩路：信號(hào)8不做處理，信號(hào)9經(jīng)過一定的延時(shí)（X模式7.4μs，Y模式31.5μs）后進(jìn)入反相器，經(jīng)過反相器取反后與信號(hào)8共同進(jìn)入與門電路，該與門電路輸出方波脈沖對(duì)信號(hào)10，該信號(hào)實(shí)現(xiàn)了半幅探測(cè)和短回波抑制的功能；信號(hào)2進(jìn)入比較器，經(jīng)比較器后輸出方波脈沖對(duì)信號(hào)5；信號(hào)3進(jìn)入長回波門處理電路，該電路由解碼脈沖觸發(fā)，當(dāng)有解碼脈沖輸出和信號(hào)3共同進(jìn)入長回波門電路時(shí)，將產(chǎn)生信號(hào)4，信號(hào)4為50~350μs正向脈沖信號(hào)。信號(hào)4和信號(hào)5共同進(jìn)入觸發(fā)器，使觸發(fā)器輸出50~350μs的反向脈沖信號(hào)，該信號(hào)實(shí)現(xiàn)長回波抑制功能；信號(hào)7為發(fā)射封閉信號(hào)，為脈沖信號(hào)寬度10μs的反向脈沖，該信號(hào)實(shí)現(xiàn)發(fā)射封閉功能；信號(hào)6、7、10、11共同進(jìn)入與門，該與門輸出的脈沖對(duì)信號(hào)送入解碼單元進(jìn)行后續(xù)處理，最終完成了發(fā)射封閉、長回波抑制、短回波抑制、臨波道抑制、半幅探測(cè)的功能。