高速逐次逼近型模數轉換器的電容陣列型數模轉換器電路的制作方法
【技術領域】
[0001]本實用新型涉及模擬集成電路設計技術領域，尤其是一種高速逐次逼近型模數轉換器的電容陣列型數模轉換器電路。
【背景技術】
[0002]隨著集成電路先進制造工藝技術的發展，半導體工藝已經發展到20納米以下的節點。半導體工藝的進步給數字電路帶來了低電源電壓、低功耗、高集成度和小芯片面積等特點。但是對于模擬電路，傳統器件的設計變得更加復雜和難以實現，因此在電路系統中將盡可能多的功能由模擬域轉化到功能日益強大的數字域去實現成為研究熱點。
[0003]模數轉換器是搭建數字電路和模擬世界的橋梁和紐帶，需要能夠兼容深亞微米下低電源電壓的需求，同時為了滿足系統最大數字化的需求需要提供足夠寬的輸入信號帶寬。電容陣列型逐次逼近型模數轉換器因其極低功耗以及隨著工藝進步轉換速度的極大提升逐漸受到人們青睞，其在醫療儀器、工業控制及微機接口等領域應用越來越廣泛。然而傳統的采用二進制權重的電容陣列型數模轉換器的輸入總電容隨轉換精度成冪指數增加，嚴重限制了高精度下輸入信號的帶寬。同時，在最高位進行轉換時，由于節點電容比較大，輸入的基準電壓需要有比較大的驅動能力，這將嚴重增加基準電路的功耗。
【實用新型內容】
[0004]本實用新型的目的在于提供一種既擴大了輸入信號的帶寬，又降低了基準電路的功耗，滿足對高速模數轉換器的高帶寬低功耗的需求的高速逐次逼近型模數轉換器的電容陣列型數模轉換器電路。
[0005]為實現上述目的，本實用新型采用了以下技術方案:一種高速逐次逼近型模數轉換器的電容陣列型數模轉換器電路，包括全差分非二進制權重的開關電容陣列，其輸入端分別接輸入信號VIP、輸入信號VIN、基準高電平VREFT和基準低電平VREFB，其輸出端通過采樣開關與動態比較器的輸入端相連，動態比較器的輸出端輸出比較結果信號1至開關控制邏輯產生電路的輸入端，開關控制邏輯產生電路的輸出端輸出多個開關控制信號至全差分非二進制權重的開關電容陣列。
[0006]所述全差分非二進制權重的開關電容陣列由第一開關電容陣列和第二開關電容陣列組成，所述采樣開關由第一采樣開關S1和第二采樣開關S2組成，第一開關電容陣列的輸入端分別接輸入信號VIP、基準高電平VREFT和基準低電平VREFB，第一開關電容陣列的輸出端通過第一米樣開關S1與動態比較器的第一輸入端相連，第二開關電容陣列的輸入端分別接輸入信號VIN、基準高電平VREFT和基準低電平VREFB，第二開關電容陣列的輸出端通過第二采樣開關S2與動態比較器的第二輸入端相連，動態比較器的輸出端與開關控制邏輯產生電路的輸入端相連，開關控制邏輯產生電路的輸出端輸出多個開關控制信號分別至第一開關電容陣列和第二開關電容陣列。
[0007]所述第一開關電容陣列由第一開關電容陣列單元和第二開關電容陣列單元組成，第一開關電容陣列單元由第一電容陣列和第一開關陣列組成，第二開關電容陣列單元由第二電容陣列和第二開關陣列組成；所述第二開關電容陣列由第三開關電容陣列單元和第四開關電容陣列單元組成，第三開關電容陣列單元由第三電容陣列和第三開關陣列組成，第四開關電容陣列單元由第四電容陣列和第四開關陣列組成；所述第三電容陣列和第二電容陣列所包含的電容相同，所述第三開關陣列與第二開關陣列所包含的開關相同，所述第四電容陣列和第一電容陣列所包含的電容相同，所述第四開關陣列與第一開關陣列所包含的開關相同。
[0008]所述第一電容陣列包括電容CArCAjPCBpCX i <n ;第一開關陣列包括開關K0、KS、KPJP KU < i < η ;電容CA。的上極板分別與開關K0、KS的一端相連，開關K0的另一端接基準高電平VREFT，開關KS的另一端接輸入信號VIP，電容CA。的下極板與電容CA工的上極板相連，電容CA:的下極板與電容CB:的下極板相連，電容CB i的上極板分別與開關KS、KP^P KN i的一端相連，開關KS的另一端接輸入信號VIP，開關KP都另一端接基準高電平VREFT，開關_的另一端接基準低電平VREFB ;電容CA i的下極板分別與電容CB i的下極板、電容CA1+1的上極板相連；當i>l時，電容CA都上極板與電容CB ,:的下極板相連。
[0009]所述第二電容陣列包括電容CE。、CE^P CF < i < η ;第二開關陣列包括開關Κ0、KS、KBPjP KBN ρ 0 < i < η ;電容CE。的上極板分別與開關K0、KS的一端相連，開關K0的另一端接基準低電平VREFB，基準高電平VREFT，開關KS的另一端接輸入信號VIP，電容CE。的下極板與電容上極板相連，電容下極板與電容下極板相連，電容CFi的上極板分別與開關KS、KBPjP KBN i的一端相連，開關KS的另一端接輸入信號VIP，開關KBPi的另一端接基準低電平VREFB，開關KBN i的另一端接基準高電平VREFT ;電容CE i的下極板分別與電容CFi的下極板、電容CE 1+1的上極板相連；當i>l時，電容CE i的上極板與電容下極板相連。
[0010]所述第三電容陣列包括電容CEpCE^CFyiX i <n ;第三開關陣列包括開關K0、KS、KBP^P KBN p 0 < i < η ;電容CE。的上極板分別與開關K0、KS的一端相連，開關K0的另一端接基準高電平VREFT，開關KS的另一端接輸入信號VIN，電容CE。的下極板與電容CE ι的上極板相連，電容下極板與電容CF:的下極板相連，電容CF i的上極板分別與開關KS、KBPJP KBNi的一端相連，開關KS的另一端接輸入信號VIN，開關KBP i的另一端接基準高電平VREFT，開關KB&的另一端接基準低電平VREFB ;電容CE 下極板分別與電容CF 4勺下極板、電容CE1+1的上極板相連；當i>l時，電容CE都上極板與電容CF ,撕下極板相連。
[0011]所述第四電容陣列包括電容0^4和081，0<1<11;第四開關陣列包括開關1(0、KS、KPJP KU < i < η ;電容CA。的上極板分別與開關K0、KS的一端相連，開關K0的另一端接基準低電平VREFB，開關KS的另一端接輸入信號VIN，電容CA。的下極板與電容CA撕上極板相連，電容CA:的下極板與電容CB:的下極板相連，電容CB i的上極板分別與開關KS、KPJP KN i的一端相連，開關KS的另一端接輸入信號VIN，開關KP 另一端接基準低電平VREFB，開關1(隊的另一端接基準高電平VREFT ;電容CA i的下極板分別與電容CB i的下極板、電容CA1+1的上極板相連；當i>l時，電容CA都上極板與電容CB ,:的下極板相連。
[0012]所述電容CA。的電容值為2C，電容CB 電容值為2C，電容CA 電容值為C ;電容CE。的電容值為2C，電容CF i的電容值為2C，電容CE i的電容值為C。
[0013]由上述技術方案可知，本實用新型的優點如下:第一，逐次逼近型模數轉換器中的電容型數模轉換器主要完成輸入信號的采樣，以及采樣信號和基準電壓的比例電壓作相減操作產生余差信號；開關控制邏輯產生電路根據時鐘和動態比較器的比較結果信號調節開關陣列控制信號，最終產生接近零的余差信號；由于電容陣列單元采用C-2C的電容結構，采樣模式下的輸入總電容是固定常數值，這一方面可以簡化輸入電壓緩沖器的設計，同時擴大了輸入信號的帶寬。尤其是當轉換器的分辨率比較高時，這種結構相對于常規的二進制權重的電容陣列優勢更加明顯；第二，