高速高帶寬采樣保持電路的制作方法
【技術領域】
[0001]本實用新型涉及集成電路，尤其涉及在BiCMOS (Bipolar和CMOS)集成電路上實現A/D (模數轉換器)時的高速高帶寬采樣保持電路。
【背景技術】
[0002]采樣保持電路的作用是將連續的模擬信號按采樣時鐘進行采樣至離散域，并在相應的時間內保持該信號以便后續的A/D將該離散的模擬量轉變為數字信號。對于高速A/D，尤其是高輸入信號帶寬的A/D，采樣保持電路是不可或缺的，采樣保持電路的性能(速度，輸入帶寬，線性度，噪聲水平)直接限制了 A/D的性能。
[0003]圖1所示的為經典高速高精度BiCMOS采樣保持電路，其中圖1中左邊電路輸入級采用準差分輸入級，控制12 = 0.5X11，Ql與Q2嚴格匹配，則Q2的集電極會嚴格跟隨輸入，其線性度主要取決于Il與12兩個電流源的輸出阻抗，設12輸出阻抗為R2，Il輸出阻抗為Rl，易知 Δ Vout = VT*ln ((12-Δ Vin/R2)/(12+ Δ Vin/R2+ Δ Vin/Rl)，易知在 Δ Vin/R2遠小于12時輸出誤差較小，采用Bipolar器件可獲得很大的輸出阻抗，從而較易達到接近80dB SFDR的線性度，可以滿足12bits A/D的應用。而圖1中右邊電路為經典開關射極跟隨器的電路架構，當采樣電平T為高時，保持信號H為低，從而輸出Vout跟隨輸入，當采樣電平T為低，保持信號H為高時，QS2關斷Qsl導通，從而Ib流過輸入級的輸出阻抗導致A點電平下降，從而關斷Qout，這樣在輸出點形成高中，在采樣結束時刻的電壓信號將被保持在Cs上直至采樣開關Qs2再次打開。
[0004]由此準差分輸入級和開關射極跟隨器的結合形成了如圖2所示的整個采樣保持電路，該電路除基本的輸入級與開關射隨之外還采用了:1.用du_y開關抵消電荷注入(Qdml, Qdm2) ；2.用前饋電容來抵消保持時的前饋(HMF) ；3.用采樣后的信號緩沖后驅動Qclp (圖中緩沖器I)，可以防止準差分輸入級的輸出節點保持時被下拉過低，從而在采樣時可以更快啟動。該電路特點是:1.線性度高；2.采樣速率高，適合作為GHz及以上高精度(10?12b)A/D的采樣保持電路(適用于ft可達100GHz及以上工藝)。而為了防止驅動Qclp的驅動器產生kick back噪聲，在圖2中更進一步通過輔助采樣電路來規避這一問題，如圖3所示，可知整個信號通路只有一個Vbe的電壓降，同時只要保證Qsx與Ib正常工作的兩個Vce，可見針對輸入信號在400?500mVpp單端，兩端差分輸入信號在800m?100mVppd的采樣保持電路，可只采用1.8?2V的電源電壓，可以與當前CMOS工藝很好的兼容，但該電路在高頻輸入信號時的線性度較低，無法在更高的采樣速率下實現更高的模擬輸入帶寬，前饋效率低。
【實用新型內容】
[0005]本實用新型目的是:提供一種尚速尚帶寬米樣保持電路，進一步提尚BiCMOS米樣保持電路在高頻輸入信號時的線性度，以達到更高的采樣速率下實現更高的模擬輸入帶寬。
[0006]本實用新型的技術方案是:一種高速高帶寬采樣保持電路，其包括:用于接收輸入信號并為第一級的準差分對式輸入級、由準差分對式輸入級輸出驅動并為第二級的主開關射極跟隨器、由準差分對式輸入級輸出同時驅動的輔助開關射極跟隨器、與輔助開關射極跟隨器的輸出相連且連接至主開關射極跟隨器的電流源輸出的前饋電容、以及與主開關射極跟隨器輸出相連的采樣電容。
[0007]在上述技術方案的基礎上，進一步包括如下附屬技術方案:
[0008]在包含準差分輸入級和開關射極跟隨器的采樣保持電路中，加入輔助開關射極跟隨器，其輸入為準差分輸入級的輸出，其輸出通過前饋電容Cff連接至主開關射極跟隨器的電流源的輸出，時鐘輸入端與主開關射極跟隨器相同。
[0009]輔助開關射極跟隨器與主開關射極跟隨器工作在相同工作模式下。也即是，在采樣周期輔助開關射極跟隨器處于射極跟隨狀態，其輸出通過Cff對主開關射極跟隨器的電流源輸出直接進行前饋；在保持周期中，輔助開關射極跟隨器與主開關射極跟隨器一起處于關斷狀態。
[0010]輔助開關射極跟隨器與主開關射極跟隨器不必完全相同，可以是主開關射極跟隨器的等比例縮小，不限于是主開關跟隨器的1/2，可以是更小。
[0011]因該輔助開關射極跟隨器不在擔負采樣功能，無法再作為Qclp驅動源，為了不增加額外的功耗面積以及系統的復雜度，可以設計低kick back的緩沖驅動器，用主開關射極跟隨器采樣后的信號來驅動Qclp，在功耗面積與系統復雜性不計的條件下亦可增加額外輔助開關射極跟隨器采樣以驅動Qclp。
[0012]在采樣周期中輔助開關射極跟隨器處于射極跟隨狀態，其輸出通過前饋電容對主開關射極跟隨器的電流源輸出直接進行前饋；而在保持周期中，輔助開關射極跟隨器與主開關射極跟隨器一起處于關斷狀態。
[0013]所述前饋電容在采樣模式下饋通高頻信號，并為芯片上實現的普通金屬-介質-金屬電容。
[0014]其包括緩沖器，用來驅動給主開關射極跟隨器箝位用的三極管，并使箝位電壓與信號相關。
[0015]本實用新型優點是:
[0016]I)在采樣周期，當輸入信號快速變化時，通過開啟的輔助開關射極跟隨器前饋，可以補償Vout節點輸出至Cs的電流，減少Qout由于輸出電流變化而產生的Vbe調制效應，進一步提高在輸入高頻同時擺幅較高的信號時采樣周期的開關射極跟隨器的線性度。
[0017]2)在保持周期，輔助開關射極跟隨器與主開關射極跟隨器一樣處于關斷狀態，不再跟隨輸入信號，同時它們的輸入端接在同一個準差分輸入級的輸出上，不會引入額外的保持周期饋通信號，保證了保持周期采樣電容上信號的穩定。
[0018]3)與圖3相比，在主開關射極跟隨器的電流源輸出節點前饋而不是反饋至電流源的射極電阻上，這樣的設計提高前饋效率。
[0019]4)兩個開關射極跟隨器的電流源設計不必采用帶射極電阻的形式，這進一步降低對電源電壓的要求，更適用于低電源電壓設計，在1.8V?2V的電源電壓條件下進一步增大了容許的輸入信號擺幅。
【附圖說明】
[0020]下面結合附圖及實施例對本實用新型作進一步描述:
[0021]圖1為現有高速高寬帶采樣保持電路的主要組成部分示意圖；
[0022]圖2為現有高速高寬帶采樣保持典型電路示意圖；
[0023]圖3與圖2類似，其用于防止Qclp緩沖驅動器kick back ；
[0024]圖4為本實用新型的電路結構示意圖；
[0025]圖5為圖4中驅動Qclp的單位緩沖驅動器電路結構圖。
【具體實施方式】
[0026]實施例:如圖4-5所示，本實用新型提供了一種高速高帶寬采樣保持電路的具體實施例，其包括用于接收輸入信號并為第一級的準差分對式輸入級、由準差分對式輸入級輸出驅動并為第二級的主開關射極跟隨器、由準差分對式輸入級輸出同時驅動的輔助開關射極跟隨器、與輔助開關射極跟隨器的輸出相連且連接至主開關射極跟隨器的電流源輸出的