一種用于壓縮采樣模數轉換器的可變壓縮比采樣電路的制作方法
【技術領域】
[0001] 本發明涉及一種用于壓縮采樣模數轉換器的可變壓縮比采樣電路，屬于混合信號 集成電路設計技術領域。
【背景技術】
[0002] 模數轉換器(Analog-to-Digital Converter，以下簡稱ADC)的基本思想是將連續 的一定范圍內的模擬信號，通過采樣、保持、量化、編碼的步驟，用特定的方式進行量化，將 量化結果用一組特定的數字編碼來表示，并使之作為數字處理系統的輸入信號。傳統的模 數轉換器受到奈奎斯特(Nyquist)采樣定理的限制，必須以高于處理信號帶寬二倍的頻率 對信號進行采樣，因此高頻信號處理方面的應用對ADC的性能提出了更高的要求，受制于工 藝等因素，目前量化器的速度與精度無法與當前數字處理系統所處理的信息要求相匹配。
[0003] 自然界的信息通常包含大量冗余，具有較高的可壓縮性，傳統的處理方法中在模 數轉換階段依據Nyqui st采樣定理對信息進行完全采集，再輸入到數字系統進行壓縮，然后 對壓縮的結果進行傳輸或者存儲。但是這種方式存在一定缺陷，即中間環節包含大量冗余 信息的處理過程，而且需要引入額外的數字系統進行壓縮編碼，增加了硬件實現的成本。
[0004] 壓縮采樣理論在2006年由Candes和Donoho等人提出，其核心思想是針對自然界的 信號通常具有稀疏性這一特點，在采樣階段即實現數據壓縮，用隨機矩陣進行信號的觀測， 觀測結果的采樣頻率遠低于Nyquist頻率，利用先驗的信號稀疏性，在數字系統中進行信息 的重構，隨后進行處理。壓縮采樣理論可以用如下的公式表示，對于一個N維稀疏信號X，用 一個MXN(M<<N)的觀測矩陣〇去觀測，得到一個M維的觀測結果，再根據信號的稀疏性完 成信號的恢復：
[0005] y= Ox求解丨％ = ?兔且交滿足x的稀疏性}
[0006] 將壓縮采樣理論應用到模數轉換器的實現，即為壓縮采樣模數轉換器，與傳統的 模數轉換器結構相比，采樣量化電路具有較大區別。不同于傳統ADC對信號的直接采樣，壓 縮采樣ADC需要實現壓縮采樣，即數學意義上的隨機觀測，觀測一個值實際上是實現對信號 的內積，所以在實現觀測的過程中需要實現對輸入信號的隨機采樣并加和;而同時觀測矩 陣又需要同時獲取一段信息的多個觀測值，所以在實現時需要有多個獲取信號內積的通路 彼此獨立工作，采樣量化模塊的實現效果也將直接影響到后續的恢復等過程。
[0007] 采樣量化電路實現的信號壓縮效率可用信號壓縮比定量表示。壓縮比在數學上定 義為隨機觀測矩陣列數與行數之比，在電路實現中對應于每一支路積分器完整積分的信號 幀長與并行支路支路數之比。可根據具體系統要求在設計中確定積分周期及采樣支路路 數。
[0008] 以上所述的觀測矩陣及采樣量化電路，在實際電路中對應于一個多路并行隨機采 樣結構，觀測矩陣的規模和取值對應于具體電路的實現結構，本發明著眼于觀測矩陣規模 的選擇。設觀測矩陣大小為MXN(通常取M〈N以實現壓縮采樣），N即對應每一個采樣幀的信 號長度，而M對應并行隨機采樣的支路數，傳統電路實現中需要在設計階段通過仿真對二者 取值加以確定，一旦設計完成則無法調整修改，加之電路硬件實現存在非理想因素，存在由 于本模塊取值不合理造成整個系統性能降低的風險，同時也不利于適用到后端不同的恢復 算法。
【發明內容】
[0009] 本發明的目的是提出一種用于壓縮采樣模數轉換器的可變壓縮比的采樣電路，根 據系統需求及性能測試結果調整采樣電路的壓縮比，傳統電路實現中需要在設計階段通過 仿真對二者取值加以確定，一旦設計完成則無法調整修改，加之電路硬件實現存在非理想 因素，存在由于本模塊取值不合理造成整個系統性能降低的風險，同時也不利于適用到后 端不同的恢復算法。本發明提出的可變壓縮比結構包括調整采樣信號幀長及并行觀測支路 數量兩方面功能，采用多路模擬積分，單一量化器量化的結構，使得壓縮比調整極為方便。
[0010] 本發明提出的用于壓縮采樣模數轉換器的可變壓縮比采樣電路，包括N個隨機采 樣支路、一個量化器、一個壓縮比控制器、一個隨機采樣控制信號發生器、一個輸出時鐘、N 個隨機采樣開關和N個輸出控制開關，每個隨機采樣支路由隨機采樣開關、模擬積分器和輸 出控制開關組成;N個隨機采樣支路中的N個模擬積分器的輸入端分別通過N個隨機采樣開 關與模擬信號輸入相連，N個模擬積分器的輸出端分別通過N個輸出控制開關與所述的量化 器的輸入端相連，量化器的輸出端輸出數字信號;所述的N個隨機采樣開關分別與隨機采樣 控制信號發生器相連，所述的N個輸出控制開關分別與所述的輸出時鐘相連;所述的隨機采 樣控制信號發生器和輸出時鐘分別與所述的壓縮比控制器相連。
[0011] 上述可變壓縮比采樣電路，所述的隨機采樣支路中的采樣開關和模擬積分器為受 控開關電容積分器，米用全差分結構，對信號的{-1，1}加權控制，由運算放大器、積分電容 以及受控開關構成，受控開關兩端分別命名為左端和右端，信號由兩個輸入端VIP和VIN接 入，VIP端口與受控開關①2和受控①4左端相連，VIN端口與受控開關①1和受控開關①5左端 相連，受控開關①1和受控開關①2右端分別與受控開關? 3左端相連，受控開關? 4和受控開 關〇 5右端分別與受控開關〇 6左端相連，受控開關〇 3左端通過積分電容C1連接到共模輸入 電壓VCM上，受控開關〇 6左端通過積分電容C2連接到共模輸入電壓VCM上，受控開關〇 3右端 連接所述的運算放大器的正輸入端，受控開關〇 6右端連接運算放大器的負輸入端，運算放 大器的正負輸入端之間通過積分電容相連，運算放大器的正負輸出端之間通過積分電 容〇。 2相連，運算放大器的正相輸入輸出端之間通過反饋電容C3相連，運算放大器的負相輸 入輸出端之間通過反饋電容C4相連，運算放大器正負相輸出信號通過輸出端口 V0P和V0N輸 出。
[0012] 上述可變壓縮比采樣電路，所述的輸出控制開關為乒乓式模擬電壓寄存器，由電 容及開關組成，兩個電容下端接地，電容C1正端與單聯雙控開關〇 h中間端相連，電容C2正 端與單聯雙控開關^中間端相連，單聯雙控開和單聯雙控開關^的左端都與信號輸 入端相連，單聯雙控開關? 單聯雙控開關^的右端都與開關〇。左端相連，開關〇。右端 則連接到輸出端，該結構通過控制單聯雙控開關和單聯雙控開關^在兩端之間交替開 閉，使得兩個電容交替保持輸入電壓，并交替輸出。
[0013] 上述可變壓縮比采樣電路，所述的量化器選擇逐次逼近模數轉換器實現，采用全 差分結構，包括采樣開關、數模轉換器、比較器以及邏輯控制;逐次逼近模數轉換器對輸入 信號做二分查找，即對輸入信號每次與數模轉換器產生的當期搜索范圍的中值進行比較， 根據比較結果確定下一次比較的搜索范圍，通過多次比較逐次地逼近輸入信號，搜索范圍 逐步減小到量化步長。
[0014] 上述可變壓縮比采樣電路，所述的隨機采樣控制信號發生器為M序列發生器，采用 線性移位寄存器陣列結構，將N個寄存器首尾相連并引入反饋結構，即組成一個N級M序列發 生器，引入控制電平V T，用來消除鎖死狀態，進行全局的同步，VT長時間為高使得寄存器狀態 全部置為1狀態，通過控制Vt的電平狀態用來同步Fabonacci序列產生器的狀態，進而在恢 復系統中進行觀測矩陣的同步恢復。
[0015] 本發明提出