一種抗單粒子加固的時鐘和數據恢復電路的制作方法
【技術領域】
[0001]本發明涉及一種時鐘和數據恢復電路，尤其是一種通過數字算法和冗余結構實現的抗單粒子加固的時鐘和數據恢復電路，屬于高速抗輻射電路設計領域。
【背景技術】
[0002]時鐘和數據恢復電路是實現高速串行通信的關鍵模塊。它從串行數據中恢復出時鐘信號，通過電路的調節找到數據的最佳采樣點，通過對數據的重定時恢復出數據，消除了數據在傳輸過程中引入的抖動，其性能對整個高速串行傳輸系統有至關重要的影響。時鐘和數據恢復電路是高速串行數據通信系統中不可缺少的關鍵電路，也是系統向更高速率提升的主要瓶頸。
[0003]在空間應用時，具有一定能量的單個重離子或者質子射入半導體器件或者集成電路時，能夠造成電路性能退化或者功能失效，稱為單粒子效應(single event effect,SEE)。隨著半導體技術的迅猛發展，航天器用微電子器件的集成度不斷提高，航天器逐漸更多地采用大規模集成電路。由于器件的特征尺寸和工作電壓越來越小，相應地，臨界電荷也越來越小，單粒子效應的作用也越來越明顯。
[0004]在空間中應用時，當高能粒子穿透半導體材料時，它將通過和半導體晶格盧瑟福散射(Rutherford scattering)而失去能量(主要通過和晶體結構的核的康普頓(Compton)作用)，隨著粒子將能量傳遞給晶格，它將慢慢地留下離化的自由電子-空穴對(EHPs)軌跡。輻射前，不存在可動的帶電載流子。在集成電路結構中，這些過剩的載流子可能將電荷沉積在意想不到的地方，導致電路的節點電壓瞬變及穿過器件的電流瞬變。現有的時鐘和數據恢復電路結構，由于不具備抗單粒子效應結構，當相位鎖定的時候，由于單粒子效應導致不同單元的電路節點電壓瞬變或者穿過器件的電流瞬變，可能導致電路出現各種各樣的錯誤，使得鎖定相位的時鐘和數據恢復電路做出錯誤的調節，從而造成相位失鎖，進而導致數據采樣錯誤，最終使數據傳輸的誤碼率增高，降低了整個系統的可靠性。
【發明內容】
[0005]本發明解決的技術問題是:克服現有技術的不足，提供一種抗單粒子加固的時鐘和數據恢復電路，降低單粒子效應對時鐘和數據恢復電路的影響，提高電路的可靠性。
[0006]本發明的技術解決方案是:一種抗單粒子加固的時鐘和數據恢復電路，包括采樣器、鑒相器、數字濾波器、邏輯判決電路、編碼器、多數判決器、相位插值器和多相時鐘生成電路；
[0007]采樣器包含八個采樣單元，在每一個采樣周期，四個采樣單元用來采樣輸入的串行數據，另外四個采樣單元用來采樣輸入串行數據的數據轉換邊沿，得到四組數據和四組數據轉換邊沿，并將所述四組數據、四組數據轉換邊沿以及上一個采樣周期采樣的最后一組數據輸出給鑒相器，當所述時鐘和數據恢復電路鎖定時，采樣器將四組數據輸出；其中采樣周期的采樣時鐘來自于多相時鐘生成電路所產生的八相時鐘；
[0008]鑒相器為二進制鑒相器，在每一個采樣周期利用數據轉換邊沿與數據轉換邊沿兩側數據之間的關系，得到每組數據轉換邊沿的采樣時鐘相位與該數據轉換邊沿之間的關系，并轉化為數字鑒相信號輸出給數字濾波器;所述每組數據轉換邊沿的采樣時鐘相位與該數據轉換邊沿之間的關系包括領先、落后或同相；
[0009]數字濾波器在每一個采樣周期對輸入的四組數字鑒相信號進行濾波處理，產生包含采樣時鐘相位調節關系的六位濾波信號，并輸出給邏輯判決電路;所述采樣時鐘相位調節關系為采樣時鐘相位左移一位、右移一位或不動；
[0010]邏輯判決電路根據當前采樣周期數字濾波器輸出的濾波信號和前兩個采樣周期的濾波信號判定時鐘和數據恢復電路的相位鎖定狀態，并根據鎖定狀態決定當前采樣周期輸入編碼器的濾波信號；
[0011]編碼器包含三路冗余的編碼器，每一路編碼器分別對輸入的濾波信號作6-64編碼操作，生成三路數字控制信號輸出給多數判決器；
[0012]多數判決器對三路數字控制信號進行三取二判決，得到當前采樣周期的數字控制信號輸出給相位插值器；
[0013]相位插值器接收鎖相環的正交時鐘和多數判決器輸出的數字控制信號，以正交時鐘中相鄰的兩相作為邊界，根據數字控制信號確定插值的比重，通過插值產生位于相鄰兩相之間的時鐘信號，輸出給多相時鐘生成電路；
[0014]多相時鐘生成電路根據相位插值器輸入的時鐘信號產生八相時鐘，作為下一個米樣周期的采樣時鐘輸出給采樣器。
[0015]所述邏輯判決電路包括第一緩存、第二緩存、鎖定判決電路以及二選一選擇器；
[0016]鎖定判決電路根據上一采樣周期得到的鎖定控制信號的值判斷時鐘和數據恢復電路相位是否鎖定，若鎖定，則進行鎖定處理;若沒有鎖定，則接收數字濾波器、第一緩存以及第二緩存發送的濾波信號，并根據接收的濾波信號判斷時鐘和數據恢復電路相位是否鎖定，當鎖定時，將選通控制信號置I并輸出給二選一選擇器，將鎖定控制信號置I并輸出給第一緩存，當沒有鎖定時，將選通控制信號置O并輸出給二選一選擇器，將鎖定控制信號置O并輸出給第一緩存;所述第一緩存用于存儲第1-Ι個采樣周期的濾波信號，第二緩存用于存儲第1-2個采樣周期的濾波信號，其中i為當前采樣周期的編號，i是不為O的自然數；
[0017]二選一選擇器在當前采樣周期接收第二緩存發送的濾波信號、數字濾波器發送的濾波信號以及鎖定判決電路發送的選通控制信號，當選通控制信號為I時，選擇第二緩存發送的濾波信號輸出給編碼器，當選通控制信號為O時，選擇數字濾波器發送的濾波信號輸出給編碼器；
[0018]第一緩存在當前采樣周期接收鎖定控制信號，當鎖定控制信號為O時，第一緩存將存儲的濾波信號輸出給第二緩存，然后接收數字濾波器發送的濾波信號并存儲，將存儲的濾波信號發送給鎖定判決電路;當鎖定控制信號為I時，第一緩存不動作；
[0019]第二緩存接收第一緩存發送的濾波信號并存儲，將存儲的濾波信號發送給鎖定判決電路和二選一選擇器。
[0020]所述鎖定判決電路判斷時鐘和數據恢復電路相位是否鎖定的實現方式為:
[0021]當數字濾波器和第二緩存的濾波信號相同且均與第一緩存的濾波信號移動方向相反時，判定時鐘和數據恢復電路鎖定，否則判定時鐘和數據恢復電路沒有鎖定。
[0022]所述鎖定判決電路進行鎖定處理的方法為:
[0023]鎖定判決電路對數字濾波器發送的濾波信號不作響應，也不向編碼器輸出信號，但是如果連續三個采樣周期數字濾波器發送的濾波信號均相同，則鎖定判決電路將鎖定控制信號置O，時鐘和數據恢復電路失去相位鎖定，重新開始相位調節，并將選通控制信號置O。
[0024]所述相位插值器每次插值只能在上次插值的基礎上左移或者右移一個單位相移。
[0025]本發明與現有技術相比的優點在于:
[0026](I)本發明通過邏輯判決電路和編碼器的冗余結構，降低了相位鎖定時單粒子效應對時鐘和數據恢復電路的影響，提高了電路的抗單粒子加固性能和可靠性，最大程度增加了數據傳輸的可靠性，適用于多種速率的抗單粒子加固時鐘和數據恢復電路結構。
[0027](2)本發明邏輯判決電路根據當前采樣周期數字濾波器輸出的濾波信號和前兩個采樣周期的濾波信號判定時鐘和數據恢復電路的相位鎖定狀態，能夠有效抑制單粒子效應造成的鑒相器鑒相錯誤和濾波器濾波錯誤傳遞至后續的編碼器電路中，保證了傳輸給編碼器的信號的正確性，通過編碼器的冗余結構抑制單粒子效應造成的編碼錯誤，從而有效避免鎖定的時鐘和數據恢復電路發生意外調節，極大地降低單粒子效應對相位鎖定狀態的影響，使數據傳輸的可靠性增加，提高了電路的可靠性。
[0028](3)本發明中的邏輯判決電路為數字電路，可以采用邏輯綜合的方式實現，降低了電路的設計難度，便于移植和可重構。
[0029](