一種雙目測量方法及其裝置的制造方法
【技術領域】
[0001 ]本發明涉及人機交互技術領域，具體來說是一種雙目測量方法及其裝置。
【背景技術】
[0002]FPGA現場可編程門陣列，是一種可編程器件，設計人員可利用軟件工具快速開發、仿真和測試。FPGA提供了高邏輯密度、豐富的特性，被廣泛應用，如數據處理和存儲，以及儀器儀表、電信和數字信號處理等，具有開發周期短、可靠性高等優點。
[0003]目前，傳統的基于SRAM的FPGA是目前市場上最常用的品種。如圖1所示基于SRAM存儲器的FPGA的基本結構，其中包含3X3的邏輯單元CLB、數據通道、輸入模塊，通過控制邏輯單元CLB的連接方式和工作狀態，從而完成FPGA整體工作性能的分配。每次工作時，通過FPGA中的輸入模塊，將SRAM存儲器中的數據讀入CLB中。由于采用SRAM作為存儲元件，每次加電啟動的時候，都需要通過外部讀取數據。在有供電時，SRAM能夠保存存儲內容，但是一旦斷電關機后，SRAM中存儲的內容也會自動消失。
[0004]所以，當FPGA斷電后重啟時，需要從外部接□重新讀入SRAM的存儲內容，只有當SRAM中的寫入狀態完成后，FPGA中的內部狀態寄存器的狀態才能確定下來，重新恢復到上次斷電前的狀態，然后FPGA才能重新開始正常工作，所以啟動時間都比較長。
【發明內容】
[0005]本發明的目的是為了解決現有技術中雙目測量裝置斷電后，重新啟動時間長的缺陷，提供一種雙目測量裝置來解決上述問題。
[0006]為了實現上述目的，本發明的技術方案如下:
[0007]—種雙目測量方法，所述測量方法包括以下步驟:
[0008]步驟1.數據采集
[0009]采用兩個不同方向對運動者進行運動數據采集；
[0010]步驟2.信息緩存
[0011 ]將采集到的運動數據緩存于SRAM中；
[0012]步驟3.數據處理
[0013]將緩存于SRAM中的運動數據發送至DSP中進行處理。
[0014]—種雙目測量裝置，所述雙目測量裝置包括兩個攝像頭;所述兩個攝像頭由FPGA驅動;所述裝置還包括SRAM和DSP;所述兩個攝像頭將采集到的數據緩存于所述SRAM中，然后SRAM將數據再傳輸給DSP進行處理。
[0015]優選的，所述兩個攝像頭處于同一平面。
[0016]優選的，所述FPGA包括FPGA芯片，所述FPGA芯片包括多個邏輯單元，該邏輯單元包括MRAM存儲器，多個MRAM存儲器構成了邏輯陣列，該MRAM存儲器包括MTJ以及與其連接的MOS場效應管，該MTJ具有固定磁層、薄絕緣隧道隔離層和自由磁層，該MTJ與一個運算放大器的正向輸入端連接，該運算放大器的負向輸入端連接一個參考電阻，該參考電阻的阻值介于該MTJ的高、低電阻值之間，由位線、數字線及字線輸入的信號控制得到該MTJ對應的等效電阻，該運算放大器比較該MTJ對應的等效電阻與該參考電阻，實現該邏輯單元的邏輯功會K。
[0017]優選的，該MTJ的低電阻是MTJ自由磁層的磁矩方向與固定磁層的磁矩方向平行時，MT J具有的電阻。
[0018]優選的，該MTJ的高電阻是自由磁層的磁矩方向與固定磁層的磁矩方向反向平行時，MT J具有的電阻。
[0019]本發明與現有技術相比，具有以下有益效果:
[0020]由上述本發明提供的技術方案可以看出，本發明是基于MRAM的FPGA芯片，MTJ中的數據以一種磁性狀態存儲，不會像電荷那樣會隨著時間而泄漏，因此在斷電的情況下，磁化方向不再變化，數據就可以得到保持;并且在上電時，通過測量MTJ電阻來感應存儲的數據狀態，自動將狀態“記憶”起來，FPGA快速恢復上次斷電前的狀態，進入正常工作，縮短了啟動時間。
【附圖說明】
[0021 ]圖1為現有技術的基于SRAM的FPGA器件結構示意圖；
[0022]圖2為本發明的基本型MRAM存儲器剖面結構示意圖；
[0023]圖3為本發明的FPGA芯片結構示意圖；
[0024]圖4為本發明的FPGA芯片中MRAM與運算放大器的連接結構示意圖；
[0025]圖5為圖4中運算放大器的結構示意圖；
[0026]圖6為發明的FPGA芯片管腳分配示意圖。
【具體實施方式】
[0027]為使對本發明的結構特征及所達成的功效有更進一步的了解與認識，用以較佳的實施例及附圖配合詳細的說明，說明如下:
[0028]本發明提供的一種雙目測量方法，包括以下步驟:
[0029]步驟1.數據采集
[0030]采用兩個不同方向對運動者進行運動數據采集；
[0031]步驟2.信息緩存
[0032]將采集到的運動數據緩存于SRAM中；
[0033]步驟3.數據處理
[0034]將緩存于SRAM中的運動數據發送至DSP中進行處理。
[0035]—種雙目測量裝置，所述雙目測量裝置包括兩個攝像頭;所述兩個攝像頭由FPGA驅動;所述裝置還包括SRAM和DSP;所述兩個攝像頭將采集到的數據緩存于所述SRAM中，然后SRAM將數據再傳輸給DSP進行處理。
[0036]如圖3所示，一種FPGA芯片，包括控制器、輸入/輸出單元、多個邏輯單元組成的邏輯陣列和數據通道，通過控制邏輯單元的連接方式和工作狀態，從而完成FPGA整體工作性能的分配。該邏輯單元包括基于MTJ的MRAM，多個MRAM構成了交叉排列的邏輯陣列(圖中邏輯單元的數量只是示意性的，不應做限定性解釋)，位線和數字線橫跨多個邏輯單元，位線和數字線的交叉結構可以使每個邏輯單元都能夠方便地得到訪問。FPGA芯片的邏輯單元由MTJ器件實現，通過控制MTJ的阻值大小實現其邏輯功能，從而完成FPGA整體工作性能的分配。
[0037]如圖2所示，基于MTJ的MRAM，其采用集成電路工藝把一個MTJ和一個N溝道MOS場效應管在芯片加工而成。即該MRAM為基本型。MTJ具有固定磁層1、薄絕緣隧道隔離層2和自由磁層3;該MTJ的自由磁層I連接有金屬位線BLl;該MTJ的固定磁層3連接有MOS場效應管4(MOSFET)，M0S場效應管4包括在P型硅襯底上制成兩個高摻雜濃度的源擴散區N+和漏擴散區N+，再分別引出源極S(Source)和