一種開關管驅動電路的制作方法
【技術領域】
[0001]本發明涉及電力電子技術領域，更具體地說，涉及一種開關管驅動電路。
【背景技術】
[0002]開關管Q1、Q2是一對互補導通且不共地的開關管，其驅動電路的典型結構如圖1所示，包括死區邏輯電路100、第一隔離電路101、第一放大電路102、第二隔離電路201和第二放大電路202，其中:死區邏輯電路100具有兩個輸入引腳和兩個輸出引腳，兩個輸入引腳用于接收開關管Q1、Q2的PffM信號(兩信號互補)，一個輸出引腳依次經第一隔離電路101、第一放大電路102連接至開關管Ql的控制極，另一個輸出引腳依次經第二隔離電路201、第二放大電路202連接至開關管Q2的控制極。死區邏輯電路100的作用在于在輸入的兩路互補PWM信號上插入死區時間，得到兩路帶死區的互補PWM信號，以避免開關管Ql、Q2同時導通而發生直流母線短路現象。
[0003]死區邏輯電路100以兩路帶死區的互補Pmi信號走線中所有器件的延時時間參數的總和作為要插入的死區時間的設定值，但器件的延時時間參數難免存在偏差，因此實際插入的死區時間與設定值也就難免存在差異，例如:若第一隔離電路101的延時時間參數存在-Atl的負偏差、第二隔離電路201的延時時間參數存在+Atl的正偏差，則實際插入的死區時間相比設定值會增加2* △ 11;若第一隔離電路1I的延時時間參數存在+ △ 11的正偏差、第二隔離電路201的延時時間參數存在-Atl的負偏差，則實際插入的死區時間相比設定值會減小2* AU。
[0004]而插入死區時間本來就是以犧牲波形輸出質量和輸出效率為代價的，因此上述差異會帶來以下問題:實際插入的死區時間比設定值大，會使波形輸出質量和輸出效率更差；實際插入的死區時間比設定值小，會增加開關管Q1、Q2同時導通的風險。對此，如何盡量減小實際插入的死區時間與設定值之間的差異，一直是本領域技術人員所追求的目標。
【發明內容】
[0005]有鑒于此，本發明提供一種開關管驅動電路，以減小實際插入的死區時間與設定值之間的差異。
[0006]—種開關管驅動電路，用于驅動第一開關管和第二開關管，兩開關管互補導通且不共地，所述開關管驅動電路包括第一隔離電路、第二隔離電路、反向和死區邏輯電路、第一放大電路和第二放大電路，其中:
[0007]所述反向和死區邏輯電路至少具有一個輸入引腳和兩個輸出引腳，用于將一路PWM信號轉換為兩路帶死區的互補PWM信號；
[0008]所述反向和死區邏輯電路的輸入引腳接所述第一隔離電路的輸出引腳；
[0009]所述第一隔離電路的輸入引腳用于接收所述第一開關管的PffM信號；
[0010]所述反向和死區邏輯電路的一個輸出引腳經所述第一放大電路連接至所述第一開關管的控制極，其另一個輸出引腳依次經所述第二隔離電路、所述第二放大電路連接至所述第二開關管的控制極。
[0011]其中，當所述第一開關管和所述第二開關管為高電平有效時，所述反向和死區邏輯電路用于將所述第一開關管的PWM信號分為兩路:一路下降沿不變、上升沿延時一個死區時間輸出至所述第一放大電路；另一路取反后下降沿不變、上升沿延時一個死區時間輸出至所述第二隔離電路。
[0012]其中，當所述第一開關管和所述第二開關管為高電平有效時，所述反向和死區邏輯電路用于將所述第一開關管的PWM信號分為兩路:一路下降沿不變、上升沿延時一個死區時間輸出至所述第一放大電路；另一路上升沿不變、下降沿延時一個死區時間輸出至所述第二隔離電路。
[0013]其中，所述第一隔離電路和所述第二隔離電路的類型為磁隔離電路、光隔離電路或電容式隔離電路。
[0014]其中，所述第一開關管和所述第二開關管的類型為絕緣柵雙極晶體管或金屬氧化物半導體場效應晶體管。
[0015]其中，所述第一開關管和所述第二開關管分別為同一橋臂的上、下開關管。
[0016]其中，所述第二開關管和所述第一開關管分別為同一橋臂的上、下開關管。
[0017]可選地，所述開關管驅動電路還包括:串接在所述第一放大電路的輸入側與所述第二放大電路的輸入側之間的第一互鎖電路和第三隔離電路，以及連接在所述第一放大電路的輸入側與所述第二隔離電路的輸入側之間的第二互鎖電路。
[0018]從上述的技術方案可以看出，本發明通過將一個隔離電路調離出兩路帶死區的互補P麗信號走線，以此消除了該隔離電路的延時時間參數偏差對實際插入的死區時間造成的影響。相較于現有技術，本實施例減小了實際插入的死區時間與設定值之間的差異，減小程度就是該隔離電路的延時時間參數偏差。
【附圖說明】
[0019]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0020]圖1為現有技術公開的一種開關管驅動電路結構示意圖；
[0021]圖2為本發明實施例公開的一種開關管驅動電路結構示意圖；
[0022]圖3為本發明實施例公開的一種反向和死區邏輯電路的輸入輸出波形圖；
[0023]圖4為本發明實施例公開的一種反向和死區邏輯電路的輸入輸出波形圖；
[0024]圖5為本發明實施例公開的又一種開關管驅動電路結構示意圖。
【具體實施方式】
[0025]為了引用和清楚起見，下文中使用的技術名詞、簡寫或縮寫總結如下:
[0026]PffM:Pulse Width Modulat1n，脈沖寬度調制；
[0027]IGBT: Insulated Gate Bipolar Transistor，絕緣棚.雙極晶體管；
[0028]MOSFET:Metal Oxide Semiconductor FET，金屬氧化物半導體場效應晶體管。
[0029]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0030]參見圖2，本發明實施例公開了一種開關管驅動電路，用于驅動一對互補導通且不共地的開關管Q1、Q2，以減小實際插入的死區時間與設定值之間的差異，包括第一隔離電路100、第二隔離電路200、反向和死區邏輯電路300、第一放大電路400和第二放大電路500，其中:
[0031]反向和死區邏輯電路300至少具有一個輸入引腳和兩個輸出引腳，用于將一路PWM信號轉換為兩路帶死區的互補PWM信號；
[0032]反向和死區邏輯電路300的輸入引腳接第一隔離電路100的輸出引腳；
[0033]第一隔離電路100的輸入引腳用于接收開關管Ql的PffM信號；
[0034]反向和死區邏輯電路300的一個輸出引腳經第一放大電路400連接至開關管Ql的控制極，其另一個輸出引腳依次經第二隔離電路200、第二放大電路500連接至開關管Q2的控制極。
[0035]由于要插入的死區時間的設定值是兩路帶死區的互補PffM信號走線中所有器件的延時時間參數的總和，任一器件的延時時間參數偏差都會對實際插入的死區時間造成影響，因此本實施例在現有技術的基礎上，將一個隔離電路(即第一隔離電路100)調離出兩路帶死區的互補PWM信號走線，以此消除了該隔離電路的延時時間參數偏差對實際插入的死區時間造成的影響。相較于現有技術，本實施例減小了實際插入的死區時間與設定值之間的差異，減小程度就是該隔離電路的延時時間參數偏差。
[0036]本實施例在達到上述技術效果的同時，其驅動開關管Q1、Q2互補導通的基本功能并不改變。假設開關管Ql、Q2分別為橋式逆變器同一橋臂上下兩個開關管，下面，以此為例對圖2所示開關管驅動電路的工作原理進行詳述。
[0037]橋式逆變器要求同一橋臂上下兩個開關管互補導通，但是任何電力電子器件的開通和關斷都需要一定的時間才能完成，若其中一個開關管沒有完成關斷之前另一個開關管已經導通，就會形成兩個開關管同時導通而造成直流母線短路，因此，必須在開關管Q1、Q2的PffM信號上插入死區時間，以達到向一個開關管發送關斷信號之后延遲一段時間再向另一個開關管發送開通信號的效果，該延遲時間就是所述死區時間。
[0038]在本實施例中，死區時間的插入由反向和死區邏輯電路300完成，具體為:反向和死區邏輯電路300以開關管Ql的PffM信號作為輸入，將其轉換成兩路帶死區的互補PffM信號，一路(以下簡稱為“信號HS”)經第一