電子裝置和電磁輻射抑制方法
【技術領域】
[0001]本發明所揭露的實施例相關于電磁輻射抑制方法，尤指一種抑制電感電容共振腔(LC tank)的電磁輻射的方法以及相關裝置。
【背景技術】
[0002]電子產品于運作時會產生電磁輻射，可能會干擾其它裝置的正常運作甚至影響人體健康，因此多數國家均針對電子產品的電磁輻射立下規范，以防止電磁干擾(Electromagnetic Interference, EU)帶來危害。
[0003]電子產品的組件的一“集成電路(Integrated Circuit, IC) ”是電磁輻射的主要來源之一，其中集成電路中的“電感”所產生的電磁輻射除可能干擾外部裝置，在某些應用上亦可能干擾內部組件的運作。特別是在差動模式的電感電容共振腔(LC tank)中，若是正負端的電感部分的等效感值互不對稱時，便會從正負端電感的交界處出現共模信號，所述共模信號會存在于與所述交界處電氣連接的金屬走線之上，并造成電磁輻射。
[0004]因此，如何降低電感電容共振腔的差動和共模電磁輻射，又不會影響原本的電感電容共振腔的效能，甚至是降低差動模式的電感電容共振腔的正負端電感部分的實質不對稱程度，已成為本領域亟需解決的問題。
【發明內容】
[0005]本發明的目的之一在于提出一種抑制電感電容共振腔的電磁輻射的方法以及相關裝置，以對上述熟知技術中所遭遇的技術問題做出回應。
[0006]根據本發明的第一實施例，提出一種電子裝置，包含一電磁福射源結構以及一電磁福射抑制結構。其中該電磁福射源結構形成于至少一第一半導體晶粒中。該電磁福射抑制結構形成于一第二半導體晶粒中，用以感應該電磁輻射源結構所發出的電磁輻射來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
[0007]根據本發明的第二實施例，提出一種電子裝置，包含一電磁福射抑制結構以及一電磁輻射源結構。其中該電磁輻射抑制結構形成于一印刷電路板中。該電磁輻射源結構形成于一半導體晶粒中。其中該電磁輻射抑制結構用以感應該電磁輻射源結構所發出的電磁輻射來產生一反向電磁輻射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
[0008]根據本發明的第三實施例，提出一種電磁輻射抑制方法，包含:于一第二半導體晶粒中形成一電磁輻射抑制結構；以及利用該電磁輻射抑制結構來感應形成于至少一第一半導體晶粒中的一電磁福射源結構所發出的電磁福射，來產生一反向電磁福射，以抑制該電磁輻射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
[0009]根據本發明的第四實施例，提出一種電磁福射抑制方法，包含:于一印刷電路板中形成一電磁輻射抑制結構；以及利用該電磁輻射抑制結構來感應形成于一半導體晶粒中的一電磁福射源結構所發出的電磁福射來產生一反向電磁福射，以抑制該電磁福射源結構所發出的電磁輻射穿過該電磁輻射抑制結構。
[0010]通過本發明的電磁輻射抑制結構，可以在不影響電感電容共振腔的工作表現的前提之下，降低電感電容共振腔的電磁輻射，同時改善電感電容共振腔的實質不對稱。
【附圖說明】
[0011]圖1為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的示范性實施例的示意圖。
[0012]圖2為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的示范性實施例的另一不意圖。
[0013]圖3為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的另一示范性實施例的示意圖。
[0014]圖4為本發明電磁輻射抑制方法的一第一實施例的流程圖。
[0015]圖5為本發明電磁輻射抑制方法的一第二實施例的流程圖。
[0016]其中，附圖標記說明如下:
[0017]102、302電感電容共振腔
[0018]104,304 電磁輻射抑制結構
[0019]106參考電壓接點
[0020]202、306第一半導體晶粒
[0021]204、310 錫焊凸塊
[0022]206、308第二半導體晶粒
[0023]312直通硅晶穿孔導線
[0024]314硅晶穿孔導線
[0025]402 ?406、502 ?504 步驟
【具體實施方式】
[0026]在說明書及后續的權利要求書當中使用了某些詞匯來指稱特定的組件。本領域技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的組件。本說明書及后續的權利要求書并不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及后續的權利要求當中所提及的“包含”為一開放式的用語，故應解釋成“包含但不限定于”。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。
[0027]圖1為依據本發明抑制電感電容共振腔(LC tank)的電磁輻射的相關電路的示范性實施例的示意圖。其中，一電感電容共振腔102 (及其相關走線)以及一參考電壓接點106(例如可以連接至一低壓差線性穩壓器，但本發明不以此限)位于一第一半導體晶粒(die)，而一電磁福射抑制結構104位于一第二半導體晶粒，其中該第一半導體晶粒和該第二半導體晶粒形成三維集成電路(3D IC)堆棧架構。圖1中的電磁輻射抑制結構104為方框形設計，且位于該第二半導體晶粒的電磁輻射抑制結構104耦接至位于該第一半導體晶粒的參考電壓接點106。
[0028]圖2為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的示范性實施例的另一示意圖。圖2是從不同的視角來說明圖1中的實施例，也就是圖2為圖1的實施例的剖面圖。從圖2中可以清楚地看出電磁輻射抑制結構104位于上方的第二半導體晶粒206，而電感電容共振腔102位于下方的第一半導體晶粒202，第一半導體晶粒202和第二半導體晶粒206是通過多個錫焊凸塊(solder bump) 204來使彼此互相耦接，以構成三維集成電路堆棧架構，其余的空隙則使用填充膠(filler)來填滿。請注意，盡管參考電壓接點106并未示出于圖2中，然本領域技術人員應能了解位于第二半導體晶粒206電磁輻射抑制結構104可通過錫焊凸塊204來耦接至位于第一半導體晶粒202的參考電壓接點106。
[0029]具體來說，當電感電容共振腔102直接或是間接地產生電磁輻射并從電磁輻射抑制結構104的方框內通過時，依據愣次定律(Lenz’ s law)，電磁福射抑制結構104會主動地在方框內產生反向磁場來抑制通過其方框內的磁場，使通過其方框內的整體磁場降低。而通過適當地設計電磁輻射抑制結構104的方框四邊和電感電容共振腔102的外圈電感之間的距離，可以在不影響電感電容共振腔102的工作表現的前提之下，降低電感電容共振腔102的電磁輻射，同時改善電感電容共振腔102的實質不對稱，例如本實施例中可以將電磁輻射抑制結構104的方框四邊和電感電容共振腔102的外圈電感之間的距離設計為50微米。且由于采用了三維集成電路堆棧架構，第一半導體晶粒202和第二半導體晶粒204之間具有一定的距離，電磁輻射抑制結構104上的寄生電容效應會比將電磁輻射抑制結構104設置在電感電容共振腔102所屬的同一晶粒來的小。另外，可以使用較低階半導體制程來實現電磁輻射抑制結構104，以及使用較高階半導體制程來實現電感電容共振腔102。
[0030]圖3為依據本發明抑制電感電容共振腔的電磁輻射的相關電路的另一示范性實施例的示意圖。圖3和圖2的實施例之間的差別將說明如下。從圖3中可以清楚地看出一電磁輻射抑制結構304位于上方的一第二半導體晶粒308，而電感電容共振腔302位于下方的一第一半導體晶粒306，第一半導體晶粒306和第二半導體晶粒308是通過多個錫焊凸塊310來使彼此互相耦接，其余的空隙則使用填充膠來填滿。但由于電磁輻射抑制結構304和錫焊凸塊310之間還隔著另一半導體層312，因此電磁輻射抑制結構304需要通過多個直通硅晶穿孔導線(Through Silicon Via, TSV) 312來耦接至錫焊凸塊310。請注意，盡管如圖1所示的一參考電壓接點并未示出于圖3中，然本領域技術人員應能了解位于第二半導體晶粒308的電磁輻射抑制結構304可通過硅晶穿孔導線314和錫焊凸塊310來耦接至位于第一半導體晶粒306的該參考電壓接點。
[0031]上述的電感電容共振腔102和/或302，本身亦不限定于存在同一晶粒中，在本發明的其它實施例中，一電感電容共振腔的電感部分和一電感電容共振腔的電容部分是分別存在于不同的晶粒，其中該些不同晶粒之間亦是彼此耦接，例如至少可通過直通硅晶穿孔導線和/或錫焊凸塊來彼此耦接，本發明不以此限。另外錫焊凸塊可能為多個或一個，或者通過直通娃晶穿孔導線及焊線(bonding wire)的方式連接出去。
[0032]上述的電磁輻射抑制結構104和/或304的結構并不限定在方框形，在本發明的其它實施例中，一電磁輻射抑制結構可以為圓環(即圓形或橢圓形)架構。但本發明不以此限，只要是封閉的架構皆可，其形狀可任意按照實際需求來設計。且上述的電磁輻射抑制結構104和/或304所環繞的內部中空區域并可以大于或是小于上述的電感電容共振腔102和/或302的區域。
[0033]上述的電磁輻射抑制結構104和/或304所耦接的一參考電壓接點亦可以不同于上述的電感電容共振腔102和/或302的所耦接的另一參考電壓接點，或是上述的電磁輻射抑制結構104和/或304亦可完全不耦接至一參考電壓接點。