緩沖電路的制作方法
【技術領域】
[0001]本發明涉及緩沖電路，特別地涉及進行開關元件的導通及截止的緩沖電路。
【背景技術】
[0002]在半導體開關元件的通斷驅動中，由于在導通和截止時動作不同，因此分別要求不同的通斷速度(以下記載為SW速度)。例如，在導通時，由恢復電流引起的輻射噪聲、導通損耗成為問題。另一方面，在截止時，由浪涌電壓引起的過電壓、截止損耗成為問題。
[0003]當前采用如下方法，S卩，通過在驅動側、灌入(sink)側與開關元件的柵極之間分別插入電阻值不同的柵極電阻，由此對充放電電流進行控制而對SW速度進行控制。在該情況下，需要在驅動側和灌入側配置不同的電阻。
[0004]作為緩沖電路，大多使用如下的電路結構，S卩，將柵極電阻分別插入至SEPP(Single Ended Push-Pull)電路的發射極，該SEPP電路構成為，在驅動側配置NPN雙極晶體管，在灌入側配置PNP雙極晶體管，將彼此的發射極連接而單一地輸出。作為該電路的長處能舉出如下方面等:由于是雙極晶體管，因此輸入電容小、驅動信號的延遲少；因射極跟隨器而具有的低輸出阻抗；以及不流過貫穿電流，能夠容易地在寬電源電壓下使用(例如參照專利文獻1、2)。
[0005]專利文獻I:日本特開2010 — 233310號公報
[0006]專利文獻2:日本特開2013 — 5474號公報
【發明內容】
[0007]當前的將柵極電阻分別插入至SEPP電路的發射極而構成的緩沖電路中，存在如下的問題，即，在導通以及截止時，半導體開關元件的柵極電壓的上升、下降延遲，從而導致對NPN雙極晶體管以及PNP雙極晶體管的基極-發射極間施加超過額定值的反向電壓。如果被施加超過額定電壓的反向電壓，則緩沖電路的性能有可能降低。
[0008]本發明是為了解決如上述的課題而提出的，其目的在于提供一種緩沖電路，該緩沖電路降低了在導通以及截止時施加至構成互補對的晶體管的反向電壓。
[0009]本發明涉及的緩沖電路進行開關元件的導通以及截止，該緩沖電路具有:驅動用晶體管，其將開關元件導通；以及灌入用晶體管，其與驅動用晶體管是互補對，該灌入用晶體管將開關元件截止，從控制電路的輸出端子輸出的控制信號被輸入至驅動用晶體管的基極以及灌入用晶體管的基極，該緩沖電路還具有:驅動側元件，其一端與驅動用晶體管的基極連接；以及灌入側元件，其一端與灌入用晶體管的基極連接，驅動側元件以及灌入側元件是各自的另一端即陰極以及陽極與控制電路的輸出端子連接的驅動側二極管以及灌入側二極管，或者，是各自的另一端與驅動用晶體管以及灌入用晶體管的發射極連接的驅動側電容器以及灌入側電容器。
[0010]發明的效果
[0011]根據本發明，在截止動作時原本施加至驅動用晶體管的基極-發射極間的反向電壓受到分散，進而也施加至驅動側二極管。由此，能夠降低在截止動作時施加至驅動用晶體管的反向電壓。同樣地，在導通動作時原本施加至灌入用晶體管的基極-發射極間的反向電壓受到分散，進而也施加至灌入側二極管。由此，能夠降低在導通動作時施加至灌入用晶體管的反向電壓。
[0012]另外，根據本發明，通過將驅動側電容器連接至驅動用晶體管的基極和發射極之間，從而在截止動作時驅動用晶體管的發射極被充放電，因此能夠降低在截止動作時施加至驅動用晶體管的反向電壓。同樣地，通過將灌入側電容器連接至灌入用晶體管的基極和發射極之間，從而在導通動作時灌入用晶體管的發射極被充放電，因此能夠降低在截止動作時施加至灌入用晶體管的反向電壓。
[0013]本發明的目的、特征、方案及優點，通過以下的詳細說明和附圖將變得更明確。
【附圖說明】
[0014]圖1是實施方式I涉及的緩沖電路的電路圖。
[0015]圖2是表示實施方式I涉及的緩沖電路的通斷動作的模擬結果的圖。
[0016]圖3是實施方式2涉及的緩沖電路的電路圖。
[0017]圖4是表示實施方式2涉及的緩沖電路的通斷動作的模擬結果的圖。
[0018]圖5是實施方式3涉及的緩沖電路的電路圖。
[0019]圖6是表示實施方式3涉及的緩沖電路的通斷動作的模擬結果的圖。
[0020]圖7是前提技術涉及的緩沖電路的電路圖。
[0021 ]圖8是前提技術涉及的緩沖電路的電路圖。
[0022]圖9是表示前提技術涉及的緩沖電路的通斷動作的模擬結果的圖。
【具體實施方式】
[0023]〈前提技術〉
[0024]在說明本發明的實施方式之前，使用圖7?圖9，對成為本發明的前提技術的緩沖電路400、500進行說明。圖7是通常的緩沖電路400的電路圖。在圖7中，將開關元件I (例如，絕緣柵型雙極晶體管(IGBT))導通的驅動用晶體管4、和將開關元件I截止的灌入用晶體管5是互補對。驅動用晶體管4和灌入用晶體管5例如分別是NPN雙極晶體管和PNP雙極晶體管。
[0025]驅動用晶體管4以及灌入用晶體管5的發射極與開關元件I的柵極連接。從控制電路8的輸出端子輸出的控制信號被輸入至驅動用晶體管4以及灌入用晶體管5的基極。在開關元件I的柵極的前級插入有柵極電阻2。
[0026]在本說明書中，將向控制電路8輸入的輸入信號的電壓標記為VIN，將控制電路的輸出端子的電壓標記為VB，將驅動用晶體管4以及灌入用晶體管5的共通的發射極電壓標記為VE。將驅動用晶體管4以及灌入用晶體管5的基極電壓分別標記為VB_d、VB_s。將驅動用晶體管4以及灌入用晶體管5的基極-發射極間的電壓分別標記為VBE_d、VBE_s。另外，將開關元件I的柵極電壓標記為VG。
[0027]圖8是將在圖7中共用的柵極電阻2在驅動側和灌入側獨立地配置的緩沖電路500。在圖8中，在驅動用晶體管4的發射極和開關元件I的柵極之間插入柵極電阻2a，另外，在灌入用晶體管5的發射極和開關元件I的柵極之間插入柵極電阻2b。如前所述，當前如圖8所示，通過將柵極電阻2a、2b獨立地配置在驅動側、灌入側，從而將導通時和截止時的SW速度獨立地進行了調整。在圖8中，將驅動用晶體管4以及灌入用晶體管5的發射極電壓分別標記為VE_d、VE_So
[0028]圖9是表示圖8所示的緩沖電路500的通斷動作的模擬結果的圖。圖9(a)是表示VB和VG隨時間的變化的圖。圖9 (b)是表示VBE_d、VBE_s以及VIN隨時間的變化的圖。
[0029]使用圖8及圖9，說明作為前提技術的緩沖電路500的導通以及截止時的動作。在導通時(即，圖9(a)、圖9(b)的時刻Oys)，如果VIN從低電平(OV)切換至高電平(15V)，則驅動用晶體管4的基極電壓VB_d成為高電平，因此驅動用晶體管4作為射極跟隨器對開關元件I的柵極進行充電。此時，開關元件I的輸入電容大，并且，存在稱為鏡像區間的充入反饋電流的區間，因此VG的上升延遲。在VG上升時，對灌入用晶體管5的基極-發射極間施加反向電壓。在圖9(b)的時刻Oys附近，VBE_s超過+6V。反向電壓定義為發射極-基極間電壓，通常在柵極驅動中使用的雙極晶體管的反向電壓的額定值為6V左右，在本實施方式中，反向電壓超過額定電壓。另一方面，MOS晶體管的柵極-源極間的反向電壓的額定值(例如30V)大于雙極晶體管的額定值，在通斷時反向電壓超過額定電壓的情況少。
[0030]另外，在截止時(S卩，圖9(b)的時刻20ys)，如果VIN從高電平(15V)切換至低電平(OV)，則灌入用晶體管5的基極電壓VB_s成為高電平，因此灌入用晶體管5作為射極跟隨器將開關元件I的柵極放電。此時，VG的下降延遲。在VG下降時，對驅動用晶體管4的基極-發射極間施加反向電壓。在圖9 (b)的時刻20ys附近，VBE_d超過一 6V。即，反向電壓超過額定值。
[0031]如果超過額定電壓的反向電壓被施加至晶體管(S卩，驅動用晶體管4、灌入用晶體管5)，則有可能發生由擊穿(Breakdown)導致的晶體管以及緩沖電路的性能降低。另外，控制電路8也會對沒有預想到的擊穿電流進行充入或釋放，因此承受過量的負載，從而控制電路8的