雙向延遲電路及包括該雙向延遲電路的集成電路的制作方法
【專利說明】雙向延遲電路及包括該雙向延遲電路的集成電路
[0001]本申請要求于2014年10月14日在USPTO提交的第62/063，427號美國臨時申請和于2015年8月27日在韓國知識產權局(KIPO)提交的第10-2015-0120655號韓國專利申請的優先權，這兩件申請的公開內容通過引用全部包含于此。
技術領域
[0002]示例實施例總體上涉及半導體集成電路，更具體地說，涉及一種雙向延遲電路及一種包括該雙向延遲電路的集成電路。
【背景技術】
[0003]近來對半導體集成電路的高效設計的需求隨著其性能的增強和其集成化的程度提高而增加。在典型的半導體集成電路中，互補金屬氧化物半導體(CMOS)反相器鏈用于相對短的延遲，電阻器-電容器(RC)延遲電路用于相對較大的延遲。RC延遲電路的延遲根據制造工藝和溫度的變化具有大的波動，因此難以實現精確的延遲。此外，RC延遲電路在芯片尺寸方面具有低的效率。
[0004]晶體管的導通電流隨制造工藝按比例縮小而增大，增大的導通電流對需要大的延遲的延遲電路有負面影響。隨著半導體集成電路的集成化程度的提高，信號線的負載增加，因此會需要較大的延遲。例如，在半導體存儲裝置的情況下，字線和位線的負載根據它的存儲容量的增大而增大，并且會需要更大的脈沖寬度或更大的延遲以便滿足讀操作和寫操作的余量。延遲電路的尺寸隨所需要延遲的增大而增大，這導致集成電路整個尺寸的增大并且限制了設計余量。
【發明內容】
[0005]本公開的一些示例實施例可以提供能夠有效地產生延遲信號的雙向延遲電路。
[0006]本公開的一些示例實施例可以提供包括能夠有效地產生延遲信號的雙向延遲電路的集成電路。
[0007]根據示例實施例，一種雙向延遲電路可以包括輸入驅動電路和延遲開關電路。輸入驅動電路可以連接在輸入節點與中間節點之間，輸入驅動電路可以放大通過輸入節點的輸入信號以產生通過中間節點的中間信號。延遲開關電路可以連接在中間節點與延遲節點之間，延遲開關電路可以響應于柵極信號來延遲中間信號的上升沿和下降沿以產生通過延遲節點的延遲信號。柵極信號可以響應于輸入信號而轉變。
[0008]在一些示例實施例中，延遲開關電路可以包括:P型晶體管，連接在中間節點與延遲節點之間#型晶體管，連接在中間節點與延遲節點之間。P型晶體管可以包括接收柵極信號的P型柵極，N型晶體管可以包括接收柵極信號的N型柵極。
[0009]在一些示例實施例中，響應于柵極信號的邏輯電平，P型晶體管和N型晶體管中的一個可以選擇性地導通而P型晶體管和N型晶體管中的另一個可以截止。
[0010]在一些示例實施例中，P型柵極和N型柵極可以通過導電路徑電連接到輸入節點。
[0011]在一些示例實施例中，導電路徑可以包括與P型柵極和N型柵極一起形成并被圖案化的多晶柵極。
[0012]在一些示例實施例中，P型晶體管和N型晶體管可以通過導電路徑電連接到中間節點。
[0013]在一些示例實施例中，輸入驅動電路可以包括串聯連接在輸入節點與中間節點之間的一個或更多個門電路，延遲開關電路可以包括串聯連接在中間節點和延遲節點之間的一個或多個傳輸門。每個傳輸門可以包括接收柵極信號的P型柵極和N型柵極。
[0014]在一些示例實施例中，門電路可以包括反相器、緩沖器、AND門、OR門、NAND門、NOR門、異OR門和異NOR門中的至少一個。
[0015]在一些示例實施例中，關于一個或多個傳輸門，P型柵極和N型柵極可以電連接到輸入節點。
[0016]在一些示例實施例中，關于一個或多個傳輸門，P型柵極和N型柵極可以電連接到中間節點。
[0017]在一些示例實施例中，雙向延遲電路還可以包括連接在延遲節點與輸出節點之間的輸出驅動電路。輸出驅動電路可以放大延遲信號以產生通過輸出節點的輸出信號。
[0018]在一些示例實施例中，雙向延遲電路還可以包括柵極信號產生器，柵極信號產生器被配置成由第一電壓和低于第一電壓的第二電壓來供電，并且被配置成產生在第一柵極電壓與第二柵極電壓之間轉變的柵極信號。第一柵極電壓低于第一電壓，第二柵極電壓高于第二電壓。
[0019]在一些不例實施例中，柵極信號產生器可以包括:第一電壓產生器，被配置成產生低于第一電壓的第一柵極電壓；第二電壓產生器，被配置成產生高于第二電壓的第二柵極電壓；輸出開關電路，被配置成選擇第一柵極電壓和第二柵極電壓中的一個以輸出柵極信號。
[0020]在一些示例實施例中，第一電壓產生器可以包括從第一電壓順序地連接到第二電壓的第一 P型晶體管、第二 P型晶體管、第一 N型晶體管和第二 N型晶體管。第二電壓可以施加到第一 P型晶體管的柵極和第二 P型晶體管的柵極，可以通過第一 P型晶體管和第二 P型晶體管的連接節點來提供第一柵極電壓。輸入信號可以施加到第一 N型晶體管的柵極，使能信號可以施加到第二 N型晶體管的柵極。
[0021 ] 在一些示例實施例中，第二電壓產生器可以包括從第二電壓順序連接到第一電壓的第三N型晶體管、第四N型晶體管、第三P型晶體管和第四P型晶體管。第一電壓可以施加到第三N性晶體管的柵極和第四N型晶體管的柵極，可以通過第三N型晶體管和第四N型晶體管的連接節點來提供第二柵極電壓。輸入信號可以施加到第三P型晶體管的柵極，使能信號的反相信號可以施加到第四P型晶體管的柵極。
[0022]在一些不例實施例中，輸出開關電路可以包括:第一輸出開關，被配置成根據輸入信號來提供第一柵極電壓作為柵極信號的電壓電平；第二輸出開關，被配置成根據輸入信號來提供第二柵極電壓作為柵極信號的電壓電平。
[0023]在一些示例實施例中，一種集成電路可以包括:多個雙向延遲電路，級聯結合為使得所述個雙向延遲電路中的每個接收來自前一級的雙向延遲電路的延遲信號作為輸入信號。每個雙向延遲電路可以包括輸入驅動電路和延遲開關電路。輸入驅動電路可以連接在輸入節點與中間節點之間，輸入驅動電路可以放大通過輸入節點接收的輸入信號以產生通過中間節點的中間信號。延遲開關電路可以連接在中間節點與延遲節點之間，延遲開關電路可以響應于柵極信號來延遲中間信號的上升沿和下降沿以產生通過延遲節點的延遲信號。柵極信號響應于輸入信號而轉變。
[0024]在一些示例實施例中，延遲開關電路可以包括:P型晶體管，連接在中間節點與延遲節點之間#型晶體管，連接在中間節點與延遲節點之間。P型晶體管包括接收柵極信號的P型柵極，N型晶體管包括接收柵極信號的N型柵極。
[0025]在一些示例實施例中，所述多個雙向延遲電路可以包括:第一雙向延遲電路，被配置成響應于第一柵極信號來延遲第一數據信號以產生第一延遲信號；第二延遲電路，被配置成接收第一延遲信號作為第二輸入信號，并被配置成響應于第二柵極信號來延遲第二輸入信號以產生第二延遲信號。第一雙向延遲電路可以接收第一輸入信號的反相信號作為第一柵極信號，第二雙向延遲電路可以接收第二輸入信號作為第二柵極信號。
[0026]根據示例實施例，一種雙向延遲電路可以包括反相器和傳輸門。反相器可以連接在輸入節點與中間節點之間，反相器可以對通過輸入節點接收到的輸入信號反相并放大以產生通過中間節點的中間信號。傳輸門可以連接在中間節點和延遲節點之間，傳輸門可以響應于柵極信號來延遲中間信號的上升沿和下降沿以產生通過延遲節點的延遲信號。柵極信號響應于輸入信號而轉變。
[0027]雙向延遲電路和包括雙向延遲電路的集成電路可以利用響應于輸入信號而轉變的柵極信號來延遲輸入信號的上升沿和下降沿，從而用較小的面積實現較大的延遲量。
【附圖說明】
[0028]通過下面結合附圖的詳細描述將更清楚地理解本公開的示例實施例。
[0029]圖1是示出根據示例實施例的雙向延遲電路的框圖。
[0030]圖2是示出圖1的雙向延遲電路的操作的時序圖。
[0031]圖3是示出包括在圖1的雙向延遲電路中的延遲開關電路的示例實施例的圖。
[0032]圖4A和圖4B是用于描述圖3的延遲開關電路的操作的圖。
[0033]圖5是示出根據示例實施例的雙向延遲電路的圖。
[0034]圖6是用于描述圖5的雙向延遲電路的操作的圖。
[0035]圖7是示出圖5的雙向延遲電路的操作的時序圖。
[0036]圖8是示出根據示例實施例的雙向延遲電路的圖。
[0037]圖9是用于描述圖8的雙向延遲電路的操作的圖。
[0038]圖10是示出圖8的雙向延遲電路的操作的時序圖。
[0039]圖1lA和圖1lB是示出包括在圖1的雙向延遲電路中的延遲開關電路的示例實施例的圖。
[0040]圖12A和圖12B是示出包括在圖1的雙向延遲電路中的用單疊層反相器(single-stack inverter)實現的輸入驅動電路的示例實施例的圖。
[0041]圖13A和圖13B是示出包括在圖1的雙向延遲電路中的用多疊層反相器(mult1-stack inverter)實現的輸入驅動電路的示例實施例的圖。
[0042]圖14是示出可以包括在輸入驅動電路中的門電路的圖。
[0043]圖15是示出根據示例實施例的雙向延遲電路的框圖。
[0044]圖16是示出根據示例實施例的雙向延遲電路的電路圖。
[0045]圖17是示出圖16的雙向延遲電路的示例布局的圖。
[0046]圖18是示出使用具有固定電壓電平的柵極信號的雙向延遲電路的電路圖。
[0047]圖19是示出圖18的雙向延遲電路的示例布局的圖。
[0048]圖20是示出根據示例實施例的包括雙向延遲電路的集成電路的圖。
[0049]圖21是示出包括在圖20的集成電路中的示例雙向延遲電路的圖。
[0050]圖22是示出圖21的雙向延遲電路的操作的時序圖。
[0051]圖23是示出根據示例實施例的集成電路的圖。
[0052]圖24是示出包括在圖23的雙向延遲電路中的柵極信號產生器的示例實施例的框圖。
[0053]圖25是示出包括在圖24的柵極信號產生器中的第一電壓產生器和第二電壓產生器的電路圖。
[0054]圖26是示出包括在圖24的柵極信號產生器中的輸出開關電路的示例實施例的電路圖。
[0055]圖27是示出圖24的柵極信號產生器的示例操作的時序圖。
[0056]圖28是示出圖24的柵極信號產生器的示例實施例的電路圖。
[0057]圖29是示出圖28的柵極信號產生器的示例操作的時序圖。
[0058]圖30是是示出圖24的柵極信號產生器的示例實施例的電路圖。
[0059]圖31是示出圖30的柵極信號產生器的示例操作的時序圖。
[0060]圖32是示出根據示例實施例的移動系統的框圖。
[0061]圖33是示出根據示例實施例的計算系統的框圖。
[0062]具體實現方式
[0063]將在下文中參照附圖更充分地描述各種示例實施例，在附圖中示出一些示例實施例。然而，本公開可以以許多不同形式來實現并且不應被解釋為受限于這里闡述的示例實施例。相反，這些實施例被提供為使得該公開將是徹底的和完整的，并將向本領域的技術人員充分傳達本公開的范圍。在附圖中，為了清晰起見，會夸大層和區域的尺寸和相對尺寸。同樣的附圖標號始終指示同樣的元件。
[0064]將理解的是，雖然這里可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應該受這些術語限制。這些術語僅用來將一個元件與其他元件區分開。因此，在不脫離本公開的教導的情況下，下面討論的第一元件可以被命名為第二元件。如在這里使用的，術語“和/或”包括一個或更多個相關所列項的任意