可重構的延遲電路及使用該延遲電路的延遲監測電路、偏差校正電路、偏差測定方法和偏 ...的制作方法
【技術領域】
[0001] 本發明設及在忍片上測定集成電路動作時的信號傳輸時間的延遲監測電路W及 能夠用于該延遲監測電路中的可重構的延遲電路。此外，本發明設及對集成電路中的晶體 管的偏差進行測定、校正的電路W及方法。
【背景技術】
[0002] 隨著集成電路的小型化，晶體管的特性偏差正在擴大。特性偏差粗分為忍片內的 晶體管特性一致變動的忍片間偏差部分和各晶體管的特性各自變動的忍片內偏差部分。基 于晶體管特性的偏差，集成電路內的信號傳輸時間會有偏差。為了 W盡可能少的耗能使集 成電路動作，使用了根據晶體管的特性偏差來將時鐘頻率或電源電壓調整為適當值、或者 是調整施加在晶體管基板上的電壓來對特性偏差量進行校正的方法。為了進行運些調整， 需要對nMOS晶體管特性和pMOS晶體管特性的偏差量進行評估，因此，使用了將多段延遲電 路進行連接的延遲監測電路(參考專利文獻1等，非專利文獻1等）。
[0003] 圖18示出了非專利文獻1中公開的用于延遲監測電路的現有的延遲電路的例子。 圖18(a)中示出的延遲電路是普通的可逆邏輯口（反相器），其延遲特性由nMOS晶體管和 pMOS晶體管兩者的特性決定。圖18 (b)所示的延遲電路是在nMOS晶體管的柵極中插入nMOS 通道晶體管的結構，其延遲特性受nMOS晶體管的特性影響較大。圖iWc)中所示的延遲電路 是在pMOS晶體管的柵極中插入pMOS通道晶體管的結構，其延遲特性受pMOS晶體管的特性影 響較大。
[0004] 晶體管的特性偏差的主要因素有闊值電壓和溝道長度。其中，關于圖18(a)~（C) 中所示的延遲電路，如果求出將溝道長度變化量A L設為0時的nMOS晶體管的闊值電壓的變 化量Δ VthnW及相對于pMOS晶體管的闊值電壓的變化量A Vthp的延遲時間的變化量，則變成 圖19所示的特性。在圖19中，實線A、B、C表示針對圖18(a)、（b)、（c)所示的各個延遲電路的 特性。圖18 (a)的延遲電路中，Δ Vthn和Δ Vthp同等程度地影響延遲時間。圖18 (b)的延遲電路 中，主要是A Vthn影響延遲時間。圖18(c)的延遲電路中，主要是AVthp影響延遲時間。
[0005] 延遲監測電路由將運些延遲電路僅串聯連接邏輯不可逆的段數而構成的環形振 蕩電路構成。該電路的振蕩頻率由各延遲電路的延遲時間決定。
[0006] 決定僅W圖18(a)~（C)所示的電路的任意一種構成所有延遲電路的延遲監測電 路的振蕩頻率的主要原因能夠分別與A L和Δ Vthn和A Vthp、A L和Δ Vthn、A L和Δ Vthp近似。 Δ L、Δ Vthn、Δ Vthp的忍片內偏差部分是隨機產生的。因此，在基于通過多段同一種類延遲電 路的信號傳輸延遲時間中，忍片內偏差的影響相互抵消而未表現出，在所有延遲電路中共 同產生的忍片間偏差的影響表現出來。因此，根據僅W圖18(a)~（C)所示電路的任意一種 構成所有延遲電路的Ξ種延遲監測電路的振蕩頻率，就能夠逆向計算出nMOS晶體管的闊值 電壓變化量、pMOS晶體管的闊值電壓變化量、W及兩個晶體管的溝道長度變化量的忍片間 偏差量。
[0007]由于忍片內偏差是隨機產生的現象，所w準備有統計意義數量的延遲監測電路， 根據它們的振蕩頻率的偏差量，就能夠逆向計算出忍片內偏差量。為了提高推測的偏差量 的精度，需要準備多個延遲監測電路，運樣，分配到延遲監測電路的忍片面積就會增大。
[000引現有技術文獻
[0009] 專利文獻
[0010] 專利文獻1:日本特開2001-44369號公報
[0011] 專利文獻1:國際公開W099/12263
[0012] 非專利文獻 1: Islam A.K.M.Mah化zul,Akira Tsuchiya,Kazutoshi Kobayashi , HidetoshiOnodera,"Variation-sensitive Monitor Circuits for Estimation of Global Process Parameter VariationIEEE Trans . Semiconductor Manufacturing, vol25,no 4,pp.571-580,2012/12.
[0013] 非專利文獻2:Shuichi Fujimoto,Takashi Matsumoto and Hidetoshi OnoderaInhomogeneous Ring Oscillator for WID Variability and RTN Ch曰r曰cteriz曰tion,''Proc.25th IEEE Intern曰tion曰 1 Conferenceon Microelectronic Test Structures,pp.25-30,2012/03.
[0014] 如上所述，在使用現有的延遲電路來構成延遲監測電路的情況下，為了推測對晶 體管特性賦予偏差的主要原因的忍片間偏差量，需要至少主要原因的數量W上的具有不同 延遲特性的延遲監測電路。進而，為了推測忍片內偏差量的統計量，需要多個延遲監測電 路。
[0015] 目P，為了通過使用現有延遲電路的延遲監測電路來評估晶體管的忍片間偏差和忍 片內偏差，就需要多個延遲監測電路。由于根據需要的延遲監測電路的數量而使得忍片面 積增大，所W存在忍片的制造成本增加的問題。
【發明內容】
[0016] 本發明為了解決上述問題而作出，其目的在于，提供一種用于延遲監測電路的延 遲電路，所述延遲監測電路在忍片上測定集成電路動作時的信號傳輸時間，所述延遲電路 能夠抑制延遲監測電路的忍片面積增大，實現制造成本的降低。
[0017] 在本發明的第一方式中提供一種包含于延遲監測電路的可重構的延遲電路，所述 延遲監測電路測定集成電路內的信號傳輸時間的延遲。延遲電路包含:輸入節點，其輸入輸 入信號;輸出節點，其輸出輸出信號;第一反轉電路；W及第二反轉電路。第一反轉電路包含 上拉電路和下拉電路的串聯電路，所述上拉電路根據所述輸入信號在接通時將電源電位連 接到所述輸出節點上，所述下拉電路根據所述輸入信號在接通時將接地電位連接到所述輸 出節點上。第二反轉電路包含上拉電路和下拉電路的串聯電路，所述上拉電路根據所述輸 入信號在接通時將電源電位連接到所述輸出節點上，所述下拉電路根據所述輸入信號在接 通時將接地電位連接到所述輸出節點上。延遲電路還包含:第一通道晶體管，其在所述電源 電位和所述輸出節點之間與所述第一反轉電路的上拉電路串聯連接;第二通道晶體管，其 在所述接地電位和所述輸出節點之間與所述第一反轉電路的下拉電路串聯連接;第Ξ通道 晶體管，其串聯連接于所述輸入節點和所述第二反轉電路的上拉電路的輸入之間；W及第 四通道晶體管，其串聯連接于所述輸入節點和所述第二反轉電路的下拉電路的輸入之間。 延遲電路的延遲特性能夠通過施加于所述第一通道晶體管至第四通道晶體管的柵極的控 制信號的組合來改變。
[0018] 通過上述結構，通過1個延遲電路，就能夠實現具有各種延遲特性的電路結構。例 如，WpMOS晶體管構成上拉電路W及第Ξ通道晶體管，WnMOS晶體管構成下拉電路W及第 四通道晶體管，由此，就能夠個延遲電路實現下述的電路：1)具有普通的可逆邏輯口（反 相器)的延遲特性的電路，2)具有nMOS晶體管的特性被較強影響的延遲特性的電路，3)具有 pMOS晶體管的特性被較強影響的延遲特性的電路。
[0019] 在本發明的第二方式中，提供一種用于測定集成電路內的信號傳輸時間的延遲的 延遲監測電路。延遲監測電路包含將多段所述延遲電路串聯連接的電路。根據運樣的延遲 監測電路，就能夠個延遲監測電路進行各種延遲特性的測定，因此，就不需要設置多個 延遲監測電路。因此，就能夠抑制忍片面積的增大，降低制造成本。
[0020] 在本發明的第Ξ方式中，提供一種對使用所述延遲監測電路的、集成電路內（半導 體忍片內）的電路元件的特性的偏差進行測定的偏差測定方法。偏差測定方法包含:第一步 驟，W特定段的延遲電路的結構和該特定段W外的段的延遲電路的結構不同的方式在各段 設定控制信號，施加于通道晶體管;第二步驟，在施加所述控制信號的狀態下，測定延遲監 測電路的輸出；第Ξ步驟，依次改變所述特定段的同時反復進行所述第一步驟和第二步驟； W及第四步驟，根據通過所述第Ξ步驟得到的測定結果，來測定形成所述集成電路的忍片 內的電路元件的特性偏差。通過所述偏差測定方法，就能夠評估半導體忍片內的晶體管的 偏差。
[0021] 在本發明的第四方式中，提供一種對使用延遲監測電路的、形成集成電路的半導 體忍片間的電路元件的特性偏差進行測定的偏差測定方法。偏差測定方法包含:第一步驟， W所有段的延遲電路的結構相同的方式在各段設定控制信號，施加于通道晶體管;第二步 驟，在施加運些控制信號的狀態下，測定延遲監測電路的輸出；W及第Ξ步驟，根據通過第 二步驟得到的測定結果，來測定形成集成電路的忍片間的電路元件的特性偏差。通過所述 偏差測定方法，就能夠評估半導體忍片間的晶體管的偏差。
[0022] 此外，延遲監測電路還可W是，第Ξ通道晶體管上至少還并聯連接有第五通道晶 體管，第四通道晶體管上至少還并聯連接有第六通道晶體管。通過該結構，就能夠對第Ξ至 第四通道晶體管W晶體管為單位進行偏差的評估。針對運樣的延遲監測電路，提供本發明 的第五、第六方式的偏差測定方法。
[0023] 第五方式的偏差測定方法包含:第一步驟，W特定段的延遲電路的結構和該特定 段W外的段的延遲電路的結構不同的方式在各段設定控制信號，施加于所述通道晶體管； 第二步驟，在施加所述控制信號的狀態下，測定所述延遲監測電路的輸出；第Ξ步驟，依次 改變所述特定段的同時反復進行所述第一步驟和第二步驟；W及第四步驟，根據通過所述 第Ξ步驟得到的測定結果，來測定形成所述集成電路的忍片內的電路元件的特性偏差，所 述第二步驟包含:第五步驟，對于所述特定段，導通所述第Ξ通道晶體管，關斷所述第五通 道晶體管，來測定所述延遲監測電路的輸出；第六步驟，在所述特定段中，關斷所述第Ξ通 道晶體管，導通所述第五通道晶體管，來測定所述延遲監測電路的輸出；W及計算所述第五 步驟的測定結果和所述第六步驟的測定結果之差的步驟。通過所述偏差測定方法，就能夠 W晶體管為單位對半導體忍片內的晶體管的偏差進行評估。
[0024] 第六方式的偏差測定方法包含:第一步驟，W特定段的延遲電路的結構和該特定 段W外的段的延遲電路的結構不同的方式在各段設定控制信號，施加于所述通道晶體管； 第二步驟，在施加運些控制信號的狀態下，測定所述延遲監測電路的輸出；第Ξ步驟，依次 改變所述特定段的同時反復進行所述第一步驟和第二步驟；W及第四步驟，根據通過所述 第Ξ步驟得到的測定結果，來測定形成所述集成電路的忍片內的電路元件的特性偏差，所 述第二步驟包含:第五