分段式數模轉換器的制造方法
【技術領域】
[0001] 本公開大體上涉及電子電路和信號處理，并且更加具體地，涉及一種分段式數模 轉換器（DAC)和在ADC的反饋路徑中包括分段式DAC的求和增量型（Sigma-delta，Σ Δ) 模數轉換器（ADC)。
【發明內容】
[0002] 在一個實施例中，分段式數模轉換器（DAC)將輸入數字信號轉換為輸出模擬信 號，并且包括第一分段和第二分段、組合器、和控制器。第一分段包括第一數量的第一元件， 該第一元件配置為響應于數字信號的第一部分而生成第一模擬信號，并且第二分段包括第 二數量的第二元件，該第二元件配置為響應于數字信號的第二部分而生成第二模擬信號。 組合器配置為組合第一模擬信號和第二模擬信號以生成輸出模擬信號，并且控制器配置為 去激活（deactivate)第一元件中的至少一個并且配置為激活（activate)第二元件中的至 少一個來替代第一元件中的該被去激活的至少一個。
[0003] 例如，這種分段式數模轉換器（DAC)可以適合用在Σ △模數轉換器（ADC)的反饋 路徑中。與具有堪比的SNR的常規ADC相比，這種ADC可以具有大于或等于100分貝（dB) 的信噪比（SNR)，但是可以具有更少的部件，并且由此可以占用更少的面積。
【附圖說明】
[0004] 圖1是在反饋路徑中包括數模轉換器（DAC)的Σ Δ模數轉換器（ADC)的示意圖。
[0005] 圖2是針對兩個水平的輸出偏移的線性DAC的數字輸入對于模擬輸出的曲線。
[0006] 圖3是針對兩個水平的輸出偏移的非線性DAC的數字輸入與模擬輸出的曲線。
[0007] 圖4是不分段式DAC的示意圖。
[0008] 圖5是分段式DAC的示意圖。
[0009] 圖6是圖5的分段式DAC的操作的示意圖。
[0010] 圖7是根據一個實施例的分段式DAC的示意圖。
[0011] 圖8是根據一個實施例的圖7的5位版本的分段式DAC的分段的示意圖。
[0012] 圖9是根據一個實施例的圖7和圖8的5位版本的分段式DAC的操作的示意圖。
[0013] 圖10是根據一個實施例的圖7的6位版本的分段式DAC的分段的示意圖。
[0014] 圖IlA至圖IlD是根據一個實施例的圖7和圖10的6位版本的分段式DAC的操 作的示意圖。
[0015] 圖12是根據一個實施例的包括含有圖7的分段式DAC的Σ Δ ADC的系統的示意 圖。
【具體實施方式】
[0016] 圖1是Σ Δ模數轉換器（ADC) 10的示意圖。一般而言，Σ AADC 10對輸入模擬信 號ANAL0G_IN進行過采樣，并且將過采樣的模擬信號ANAL0G_IN轉換為具有比過采樣速率 更低的采樣速率的輸出數字信號DIGITAL_OUT ;例如，采樣速率可以等于或約等于奈奎斯 特（Nyquist)頻率，并且過采樣速率可以是采樣速率的128倍。Σ AADC 10可以具有較低 的復雜度和成本，并且可以占用較小的面積，雖然與分辨率堪比的其他類型的ADC(例如， 閃速、逐次逼近）相比，提供的數字信號具有較高分辨率（例如，16位至24位）、較高信噪 比（SNR)、和較高線性度。
[0017] Σ AADC 10包括采樣保持（SAH)電路12、組合器（在描述的實施例中的加法 器）14、環路濾波器16、N位量化器（例如，閃速ADC) 18、濾波器和抽取器20、和N位反饋DAC 22。并且，環路濾波器16包括兩個積分器24和26 ;三個放大器28、30、和32,其具有相應的 增益Gl、G2、和G3 ;以及組合器（在描述的實施例中的加法器）34。因為環路濾波器16包 括兩個積分器24和26,所以ADC 10可以稱為二階Σ AADC。
[0018] 仍然參照圖1，對Σ AADC 10的操作進行描述。
[0019] SAH電路12以明顯高于（例如，高128倍）奈奎斯特頻率的過采樣速率對模擬輸 入信號ANAL0G_IN進行過采樣，該奈奎斯特頻率是ANAL0G_IN的所感興趣的最高頻率分量 的兩倍。
[0020] 在采樣周期期間，SAH電路12生成輸入模擬信號ANAL0G_IN的模擬采樣S，并且組 合器14從該模擬采樣S減去模擬反饋信號FEEDBACK以生成模擬差分或者誤差信號E。
[0021] 濾波器16對模擬差分信號E進行濾波，并且量化器18將模擬濾波信號AF轉換為 具有明顯低于輸出數字信號DIGITAL_0UT的分辨率（例如，16位至24位）的分辨率（例 如，2位至6位）的中間數字信號ID。因為在濾波器16內的電路裝置可以在其輸入范圍的 上下限處展現出明顯的非線性行為，所以量化器18可以限制其輸出范圍以防止這種非線 性行為。例如，如果量化器18是5位量化器，那么，其不是生成在0至31全范圍上的信號 ID，而是可以將ID的范圍限制為4至29 ;相似地，如果量化器是6位量化器，那么，其不是 生成在0至63全范圍上的信號ID，而是可以將ID的范圍限制為6至58。
[0022] 濾波器和抽取器20降低中間數字信號ID的采樣速率，并且增加中間數字信號ID 的分辨率，以生成數字輸出信號DIGITAL_0UT。
[0023] 并且，N位反饋DAC 22將中間數字信號ID轉換為模擬反饋信號FEEDBACK，并且將 FEEDBACK提供到組合器14。
[0024] SAH電路12、組合器14、環路濾波器16、N位量化器18、濾波器和抽取器20和N位 反饋DAC 22針對輸入模擬信號ANAL0G_IN的每個后續采樣S重復上面描述的操作序列。
[0025] 仍然參照圖1，設想ADC 10的各種替代實施例。例如，環路濾波器16可以具有與 所描述的架構不同的架構。
[0026] 圖1的Σ AADClO存在的一個潛在問題是，輸出數字信號DIGITAL_0UT可以具有 對于一些應用而言太低的信噪比（SNR)。
[0027] 例如，如果DAC 22是4位DAC，OSR是128,并且ADC 10所需的SNR是100dB，那么 DAC的線性度需要超過100000/128分之I (lpart in 100000/128)，這是因為DAC非線性度 與ADC輸入信號ANAL0G_IN直接相加。對于標準4位DAC 22而言，要實現這種高水平的線 性度可能很難，并且可能會明顯增加 DAC 22的成本和復雜度。
[0028] 結果，為了確保反饋DAC 22是線性的，Σ AADC 10可以包括1位量化器18和1位 反饋DAC 22 ( 即，N = 1)。已知的是，1位DAC本質上是線性的，并且線性反饋DAC不會把 非線性失真加到輸入采樣S，并且因此不將非線性失真加到ADC輸出信號DIGITAL_OUT。
[0029] 但是，包括1位量化器18和1位反饋DAC 22的ADC 10存在的一個潛在問題是， 對于一些應用而言，量化噪聲的功率可能太高。雖然濾波器和抽取器20可以按照上面所描 述的濾除量化噪聲，但是，因為量化噪聲被從DIGITAL_0UT去除，從而實際上浪費了 ADC 10 生成量化噪聲所消耗的功率。
[0030] 而且，包括1位量化器18和1位反饋DAC 22的ADC 10存在的另一潛在問題是， 用于由組合器14、濾波器16、量化器18、和反饋DAC 22形成的環路的穩定裕度，對于一些應 用而言可能太低。
[0031] 為了克服量化噪聲功率太高和用于環路的穩定裕度太低的問題，Σ AADC 10可以 包括多位（例如，4彡N彡6)量化器18和多位（例如，4彡N彡6)反饋DAC 22。
[0032] 但是遺憾的是，多位DAC 22可能具有非線性輸出，并且因此，可能將非線性失真 添加到輸入采樣S從而添加到ADC輸出信號DIGITAL_0UT。并且，這種非線性失真可以表征 為，減少了 DIGITAL_0UT的SNR的噪聲。
[0033] 圖2是響應于線性斜坡數字輸入信號而通過圖1的相應線性版本的DAC 22生成 的模擬輸出信號40和42的曲線。輸出信號40由具有零輸出偏移的線性多位第一版本的 DAC 22生成，并且輸出信號42由具有非零輸出偏移的線性多位第二版本的DAC生成。
[0034] 模擬輸出信號40是線性的，這是因為，無論數字輸入信號的值如何，第一版本的 DAC 22的增益都是恒定的。例如，對于為8的輸入值，模擬輸出信號40具有80毫伏的值， 達到80/8 = IOmVA最低有效位（LSB))的增益。相似地，對于為12的輸入值，模擬輸出信 號40具有120mV的值，也達到120/12 = 10mV/LSB的增益。穿過模擬輸出信號40的每個 步驟的相同相應點的直虛線44示出：對于數字輸入值的整個范圍，第一版本的DAC 22的增 益是常數10mV/LSB。
[0035] 而且，第一版本的DAC 22具有零輸出偏移，這是因為，對于為0的輸入值，模擬輸 出信號40等于零。或者，換言之，第一版本的DAC 22具有零輸出偏移，這是因為模擬輸出 信號40的曲線在y = 0處與y軸相交。
[0036] 仍然參照圖2,由于上面描述的原因，由第二版本的DAC 22生成的模擬輸出信號 42也是線性的。
[0037] 但是，第二版本的DAC 22具有非零輸出偏移，這是因為，對于為0的輸入值，模擬 輸出信號42等于非零值。因為對于為0的輸入值模擬輸出信號42等于40mV，所以第二版 本的DAC 22的輸出偏移是40mV。或者，換言之，第二版本的DAC 22具有40mV的輸出偏移， 這是因為模擬輸出信號42的曲線在y = 40mV處與y軸相交。
[0038] 參照圖1和圖2,可以從數學上表明，只要ADC 10的DAC 22生成具有恒定增益和 偏移的信號FEEDBACK，DAC就不會將任何非線性失真引入到信號FEEDBACK或者DIGITAL_ OUT中，即使DAC輸出偏移不等于零。并且，當DAC 22的增益和偏移恒定時，環路濾波器16 或者濾波器和抽取器20,可以通過有效地將補償增益或者偏移施加至DIGITAL_0UT，來補 償增益或者偏移對輸出數字信號DIGITAL_0UT可能具有的影響。例如，如果DAC 22偏移是 40mV，那么有效地，濾波器16或者濾波器和抽取器20可以將-40mV加到DIGITAL_0UT以抵 消該偏移。或者，例如，如果反饋DAC 22的增益是5,那么有效地，濾波器16或者濾波器和 抽取器20可以通過1/5倍抵消反饋DAC的增益來減小DIGITAL_0UT。
[0039] 圖3是響應于線性斜坡數字輸入信號而通過圖1的相應非線性版本的DAC 22生 成的模擬輸出信號50和52的曲線。信號50由具有零輸出偏移的非線性多位第一版本的 DAC生成，并且信號52由具有非零輸出偏移的非線性多位第二版本的DAC生成。
[0040] 模擬輸出信號50是非線性的，這是因為第一非線性版本的DAC 22的增益隨數字 輸入信號的值而變化。例如，對于為8的輸入值，模擬輸出信號50具有90mV的值，達到90/8 =11. 25mV/LSB的增益。但是對于為12的輸入值，模擬輸出信號50具有120mV的值，達到 120/12 = 10mV/LSB的增益。觀察這種非線性增益的另一種方式是：針對數字輸入信號的 每個LSB增量，觀察輸出信號50的變化。例如，對于從3到4的輸出信號的LSB增量，輸出 信號50增加了 20mV，這相當于20mV/LSB的增益。但是，對于從9到10輸入信號的LSB增 量，輸出信號50增加了僅僅5mV，這相當于5mV/LSB的增益，是對于從3到4的LSB增量的 增益的25%。而且，DAC 22的非線性度的另一指示是，穿過輸出信號50的每個步驟的相同 的相對點，無法繪出直線。
[0041] 而且，第一版本的非線性DAC 22具有零輸出偏移，這是因為，對于為0的輸入值， 模擬輸出信號50等于零。
[0042] 由于上面描述的原因，由第二非線性版本的DAC 22生成的模擬輸出信號52也是 非線性的。
[0043] 但是，第二非線性版本的DAC 22具有非零輸出偏移，這是因為，對于為0的輸入 值，模擬輸出信號52等于非零值。因為對于為0的輸入值模擬輸出信號52等于40mV，所以 第二非線性版本的DAC 22的輸出偏移是40mV。
[0044] 參照圖1和圖3,可以從數學上表明，如果ADC 10的DAC 22生成具有非恒定增益 的信號FEEDBACK，即，以非線性的方式，那么DAC會將非線性失真引入到信號FEEDBACK和 DIGITAL_0UT中，無論DAC輸出偏移是否等于0。
[0045] 雖然該非線性失真可以表征為噪聲并且作為噪聲被處理，但是至少一些由非線性 失真導致的噪聲在如此接近DIGITAL_0UT的采樣頻率的頻率上，以致于使環路濾波器16或 者濾波器和抽取器20 (圖1)阻斷所有該噪聲但不阻斷所感興趣的頻率（即，構成DIGITAL_ OUT的有用頻譜的頻率）是不切實際的甚至是不可能的。觀察由非線性反饋DAC 22導致的 非線性失真產生的噪聲的另一種方式是，其可以使量化噪聲占用的頻帶接近DIGITAL_0UT 的所感興趣的分量的頻帶或者實際上與此頻帶重疊。
[0046] 參照圖1至圖3,可以通過成形（shape)非線性失真噪聲來減少或者消除由多位版 本的反饋DAC 22引入到DIGITAL_0UT中的非線性失真，從而使得可以從DIGITAL_0UT濾除 非線性失真，或者從而使得能夠按照不使DIGITAL_0UT失真的方式來轉換非線性失真。
[0047] 如下面描述的，如果反饋DAC 22是非線性多位溫度計式編碼 (thermometer-coded) DAC，那么用于減少或者消除DAC所引入到DIGITAL_0UT中的非線性 失真的一種技術，是動態元素匹配（DEM)，諸如數據加權平均（DWA)。
[0048] 圖4是圖1的非線性多位版本的DAC 22的示意圖。
[0049] 該版本的DAC 22包括2N-1個電流源元件6(^至6〇/_I,，其中N是輸入至DAC的數 字信號的位數。在圖4中示出的和下面描述的示例中，DAC 22是具有15個電流源元件6〇i 至6015的4位溫度計式編碼DAC (N = 4)。結果，電流源元件60的數量比數字輸入信號可 以采用的可能值的總數量2M、1 (這是因為，對于為零的輸入值，不需要激活電流源元件）。 在本示例中，因為N = 4位數字輸入信號可以采用的可能值的總數量是24= 16,所以電流 源元件60的數量等于16-1 = 15。
[0050] 理想地，每個電流源元件60具有相同的增益G，并且因此，生成相同電流I，與其他 電流源元件在激活時一樣。在節點62處，將來自所有電流源元件60的電流I求和，并且所 得電流1_^__是DAC 22的輸出；如果DAC 22輸出了電壓，那么可以將電流I analc]g ciut親合 至溫度補償阻抗（未在圖4中示出）以生成輸出電壓Vanak]g C]Ut(未在圖4中示出）。
[0051] 表1示出了在4位數字輸入信號的值與電流源元件60中的被激活以生成Ianaklg ciut 的電流源元件之間的一種可能的直觀對應關系。
[0054] 參照圖1、圖2和圖4,如果圖4的4位溫度計式編碼DAC 22是理想的，即，對于所 有電流源元件60增益G都相同并且由此電流I也都相同，那么DAC 22是線性的，并且對于 線性斜坡數字輸入信號，1_^_是線性的，像信號40和42-樣。這種理想的040 22可 以描述為具有匹配的電流源元件，或者，更加簡潔地說，匹配元件。
[0055] 遺憾的是，溫度計式編碼DAC極少（如果有的話）是理想的。即，一個電流源元件 的增益G以及由該一個電流源元件生成的電流，通常與其他電流源元件中的至少一個的增 益以及由該其他電流源元件中的至少一個生成的電流不同，即使僅僅是略有不同。
[0056] 例如，參照圖1、圖3和圖4,如果圖4的4位溫度計式編碼DAC 22是非理想的， 艮P，電流源元件6〇i具有增益G i并且生成電流I i，電流源元件602具有增益G 2