同步4位二進制加減可控計數器的制造方法
【技術領域】
[0001] 本發明涉及量子信息技術領域的同步加減可控計數器，具體地，涉及一種同步4位 二進制加減可控計數器。
【背景技術】
[0002] 計數器是電路系統中最基本的器件之一，不僅可用于對時鐘脈沖個數進行計數， 還可用作定時、分頻、產生節拍脈沖以及其他時序信號。然而傳統的計數器采用經典邏輯門 構造，計算時存在信息位的丟失，功耗較大，產生的能耗限制了芯片的性能和計算速度。
[0003] R.Landaner提出在不可逆邏輯計算中，每位信息的丟失，產生kTln2焦耳的熱量， 其中k為波爾茲曼常量，T為執行操作時的環境溫度。因此，如何可以從根本上解決傳統邏輯 電路的能耗問題實現同步4位二進制加減可控計數成為一種亟需解決的問題。
【發明內容】
[0004] 本發明的目的是提供一種同步4位二進制加減可控計數器，該同步4位二進制加減 可控計數器克服了現有技術中傳統邏輯電路的能耗問題，實現了低能耗的同步4位二進制 加減可控。
[0005]為了實現上述目的，本發明提供了一種同步4位二進制加減可控計數器，該同步4 位二進制加減可控計數器包括：
[0006] 第一可逆T觸發器、第二可逆T觸發器、第三可逆T觸發器、第四可逆T觸發器、FG門、 第一PG門、第二PG門、第三PG門、第四PG門、第五PG門、第六PG門、第一MTG門、第二MTG門和第 三MTG門相級聯形成同步4位二進制加減可控計數器；
[0007] 所述第一可逆T觸發器、第二可逆T觸發器、第三可逆T觸發器、第四可逆T觸發器都 連接于同一個時鐘信號源。
[0008] 優選地，所述第一可逆T觸發器的第一輸出端Q〇連接于所述第一PG門的第一輸入 端，所述第一可逆T觸發器的第二輸出端丨@&連接于所述第二PG門的第二輸入端；
[0009] 所述FG門的第二輸入端置1，所述FG門的兩個輸出端分別連接于所述第一PG門的 第二輸入端和第二PG門的第一輸入端；
[0010]所述第一PG門的第三輸出端連接于所述第一MTG門的第一輸入端，所述第二PG門 的第三輸出端連接于所述第一MTG門的第二輸入端。
[0011]優選地，所述第一MTG門的第一輸出端連接于所述第三PG門的第二輸入端，所述第 一MTG門的第二輸出端連接于所述第四PG門的第二輸入端，所述第一MTG門的第三輸出端連 接于所述第二可逆T觸發器的T觸發端。
[0012]優選地，所述第二可逆T觸發器的第一輸出端&連接于所述第三PG門的第一輸入 端，所述第二可逆T觸發器的第二輸出端i?連接于所述第四PG門的第一輸入端；
[0013]所述第三PG門的第三輸出端連接于所述第二MTG門的第一輸入端，所述第四PG門 的第三輸出端連接于所述第二MTG門的第二輸入端。
[0014]優選地，所述第二MTG門的第一輸出端連接于所述第五PG門的第二輸入端，所述第 二MTG門的第二輸出端連接于所述第六PG門的第二輸入端;所述第二MTG門的第三輸出端連 接于所述第三可逆T觸發器的T觸發端。
[0015]優選地，所述第三可逆T觸發器的第一輸出端〇2連接于所述第五PG門的第一輸入 端，所述第三可逆T觸發器的第二輸出端12:連接于所述第六PG門的第一輸入端；
[0016]所述第五PG門的第三輸出端連接于所述第三MTG門的第一輸入端，所述第六PG門 的第三輸出端連接于所述第三MTG門的第二輸入端。
[0017]優選地，所述MTG門的第三輸出端連接于所述第四可逆T觸發器的T觸發端。
[0018]優選地，所述第一PG門的第一輸出端為第零位Qo;所述第三PG門的第一輸出端為 第一位Q1;所述第五PG門的第一輸出端為第二位Q2;所述第四可逆T觸發器的第一輸出端輸 出為第三位Q3。
[0019]優選地，所述第一PG門的第三輸入端、第二PG門的第三輸入端、第三PG門的第三輸 入端、第四PG門的第三輸入端、第五PG門的第三輸入端和第六PG門的第三輸入端都置0;
[0020]所述第一MTG門的第三輸入端、第二MTG門的第三輸入端和第三MTG門的第三輸入 端都置0。
[0021] 優選地，所述第一可逆T觸發器包括:TFG門和FG門，所述TFG門的第三輸出端連接 于所述TFG門的第三輸入端，所述TFG門的第四輸出端連接于所述FG門的第一輸入端。
[0022] 通過上述【具體實施方式】，利用本發明的同步4位二進制加減可控計數器設計方法， 采用串聯擴展方式，可以實現更多位的可逆計數器，本發明中所有的基本門電路均采用量 子邏輯門進行電路設計，因而具有可逆性，可有效防止運算過程中信息位的丟失，從而可以 大大降低系統的能耗。
[0023]本發明的其他特征和優點將在隨后的【具體實施方式】部分予以詳細說明。
【附圖說明】
[0024]附圖是用來提供對本發明的進一步理解，并且構成說明書的一部分，與下面的具 體實施方式一起用于解釋本發明，但并不構成對本發明的限制。在附圖中：
[0025]圖1是說明本發明的一種同步4位二進制加減可控計數器的優選實施方式的FG門 結構示意圖；
[0026]圖2是說明本發明的一種同步4位二進制加減可控計數器的優選實施方式的PG門 結構示意圖；
[0027]圖3是說明本發明的一種同步4位二進制加減可控計數器的優選實施方式的MTG門 結構示意圖；
[0028]圖4是說明本發明的一種同步4位二進制加減可控計數器的優選實施方式的TFG門 結構示意圖；
[0029]圖5(a)是說明本發明的一種同步4位二進制加減可控計數器的優選實施方式的第 一可逆T觸發器T_FF的組成原理圖；
[0030]圖5(b)是說明本發明的一種同步4位二進制加減可控計數器的優選實施方式的第 一可逆T觸發器T_FF結構示意圖；以及
[0031] 圖6是說明本發明的一種同步4位二進制加減可控計數器的結構示意圖。
【具體實施方式】
[0032] 以下結合附圖對本發明的【具體實施方式】進行詳細說明。應當理解的是，此處所描 述的【具體實施方式】僅用于說明和解釋本發明，并不用于限制本發明。
[0033] 本發明提供一種同步4位二進制加減可控計數器，該同步4位二進制加減可控計數 器包括：
[0034] 第一可逆T觸發器、第二可逆T觸發器、第三可逆T觸發器、第四可逆T觸發器、第一FG門、第一PG門、第二PG門、第三PG門、第四PG門、第五PG門、第六PG門、第一MTG門、第二MTG 門和第三MTG門相級聯形成同步4位二進制加減可控計數器；
[0035] 所述第一可逆T觸發器、第二可逆T觸發器、第三可逆T觸發器、第四可逆T觸發器都 連接于同一個時鐘信號源。
[0036] 本發明提供一種基于可逆邏輯的同步4位二進制加減可控計數器，包括四個可逆T 觸發器、一個FG門、六個PG門和三個MTG門，其中圖2所示是PG門的結構示意圖，具有三個輸 入端和三個輸出端，其邏輯表達式為:P=A，Q=A?B，R=AB?C。
[0037] 其中，圖3所示是MTG門的結構示意圖，是一個三輸入三輸出的可逆門，其邏輯表達 式為：P=A，Q=B，R=(A+B) ?C〇
[0038] 該電路的工作過程為：時鐘信號CLK上升沿觸發，控制端U= 1實現加法計數功能， 計數器初值置為〇〇〇〇,每一個時鐘上升沿來臨時，計數器的值加1，每十六個時鐘脈沖完成 一個計數周期，第十六個上升沿到來時，計數器的狀態從1111返回到初值〇〇〇〇;控制端U=0 實現減法計數功能，計數器初值置為1111，每一個時鐘上升沿來臨時，計數器的值減1，每十 六個時鐘脈沖完成一個計數周期，第十六個上升沿到來時，計數器的狀態從〇〇〇〇返回到初 值 1111。
[0039] 通過上述【具體實施方式】，本發明的同步4位二進制加減可控計數器均采用量子邏 輯門進行電路設計，因而具有可逆性，可有效防止運算過程中信息位的丟失，從而可以大大 降低系統的能耗。
[0040] 以下結合附圖1-附圖6對本發明進行進一步的說明，在本發明中，為了提高本發明 的適用范圍，特別使用下述具體的實施方式來實現。
[0041] 在本發明的一種【具體實施方式】中，所述第一可逆T觸發器的第一輸出端Qo連接于 所述第一PG門的第一輸入端，所述第一可逆T觸發器的第二輸出端石。:連接于所述第二PG門 的第二輸入端；
[0042]所述第一FG門的第二輸入端置1，所述第一FG門的兩個輸出端分別連接于所述第 一PG門的第二輸入端和第二PG門的第一輸入端；
[0043]所述第一PG門的第三輸出端連接于所述第一MTG門的第一輸入端，所述第二PG門 的第三輸出端連接于所述第一MTG門的第二輸入端。
[0044]通過上述的方式，可以得到第零位Q〇,實現第零位的計數，具體的連接圖見圖6所 不。
[0045]在本發明的一種【具體實施方式】