基于fpga的鎖相方法及其鎖相環的制作方法
【技術領域】
[0001] 本發明設及基于FPGA的鎖相方法及其鎖相環，屬于電力電子及用戶電力領域。
【背景技術】
[0002] 在柔性直流輸電系統中，換流站的觸發脈沖生成、系統的控制與保護策略等都需 要由同步鎖相電路提供基準相位。因此同步鎖相環節(PhaseLockedLoop,化L)是柔性直 流輸電系統中的一個重要組成部分。傳統的鎖相環一般采用基于=相同步旋轉坐標的鎖相 方法，在=相平衡時，運種方法很有效。但是在=相不平衡條件下，輸入信號的不平衡會產 生兩倍頻的干擾，導致鎖相精度下降，影響控制保護系統的正常運行。
【發明內容】
[0003] 本發明的目的在于克服現有技術的不足，提出了基于FPGA的鎖相方法，解決了鎖 相環檢測精度低的問題，本發明還提出了一種基于FPGA鎖相環。
[0004] 本發明是通過如下方案予W實現的：
[0005] 1.基于FPGA的鎖相方法，其特征在于，步驟如下：
[0006] 步驟1，采集柔性直流輸電系統中網側電壓，將采集的電壓轉換成兩相靜止坐標系 的分量電壓Uac_alf和Uac_beta;
[0007] 步驟2，根據求取的分量電壓^c_alf和化c_beta，提取分量電壓^c_alf和化c_ be化的正負序分量；
[000引步驟3,對提取的分量電壓化c_alf和化c_beta的正序分量進行坐標變換，得到所 述正序分量對應的D分量和Q分量，并依據鑒相原理將Q分量通過鎖相環輸出得到頻率誤差 delt_f，利用頻率誤差delt_f即可得到采集電壓相位值0，進而計算該0的正余弦結果sin0 和COS白。
[0009]進一步的，步驟1中采集的電壓轉換成分量電壓的表達式如下：
[0011] 其中，化cYA_t、化cYB_t和化cYC_t為采集電壓的各相電壓值;^c_alf和化c_beta 為分量電壓。
[0012] 進一步的，步驟2中利用延時寄存器對分量電壓化c_alf和化c_beta分別延時四分 之一基波周期，進而得到電壓化c_alf_l和化c_beta_l;然后，根據求取的分量電壓化c_alf 和Uac_beta、W及電壓Uac_alf_^RUac_beta_l，提取分量電壓Uac_alf和Uac_beta的正負 序分量，表達式如下：
[0014] 其中，Uac_pos_alf和Uac_neg_alf分別為分量電壓Uac_alf的正序分量和負序分 量;^c_pos_beta和化c_neg_be化分別為分量電壓化c_beta的正序分量和負序分量。
[0015] 進一步的，步驟3中對正序分量^c_pos_alf和化c_pos_beta從兩相靜止坐標系轉 換到兩相旋轉坐標系得到所述正序分量對應的D分量和Q分量，表達式如下：
[0017] 其中，化(3_9〇3_(1為所述正序分量對應的D分量;化(3_9〇3_9為所述正序分量對應的 Q分量。
[0018]進一步的，所述步驟3中，利用頻率誤差delt_f與采集電壓的基準頻率相加得到實 時頻率測量值，然后，根據頻率測量值計算得出采集電壓的相位測量值0。
[0019] 2.基于FPGA的鎖相環，其特征在于，該鎖相環依次由采樣環節模塊、CLA服變換模 塊、正負序分離模塊、PA服變換模塊、鑒相環節模塊和正余弦函數模塊組成，如下：
[0020] 1)采樣環節模塊:用于采集柔性直流輸電系統中網側電壓；
[0021] 2)CLARK變換模塊:將采集的電壓轉換成兩相靜止坐標系的分量電壓化c_alf和 Uac_beta;
[0022] 3)正負序分離模塊:根據求取的分量電壓化c_alf和化c_beta，提取分量電壓^c_ alf和化c_beta的正負序分量；
[0023] 4)PA服變換模塊:對提取的分量電壓化c_alf和化c_beta的正序分量進行坐標變 換，得到所述正序分量對應的D分量和Q分量；
[0024] 5)鑒相環節模塊:依據鑒相原理將Q分量通過鎖相環輸出得到頻率誤差delt_f;
[0025] 6)正余弦函數模塊:利用頻率誤差delt_f即可得到采集電壓相位值目，進而計算該 白的正余弦結果sin白和COS白。
[0026]進一步的，所述的CLARK變換模塊中，采集的電壓轉換成分量電壓的表達式如下：
[002引其中，化cYA_t、化cYB_t和化cYC_t為采集電壓的各相電壓值;^c_alf和化c_beta為分量電壓。
[0029] 進一步的，所述的CLA服變換模塊中，利用延時寄存器對分量電壓化c_alf和化c_ beta分別延時四分之一基波周期，進而得到電壓化c_alf_l和化c_beta_l;然后，根據求取 的分量電壓Uac_alf和Uac_beta、W及電壓Uac_alf_^RUac_beta_l，提取分量電壓Uac_alf 和化c_beta的正負序分量，表達式如下：
[0031] 其中，Uac_pos_alf和Uac_neg_alf分別為分量電壓Uac_alf的正序分量和負序分 量;^c_pos_beta和化c_neg_be化分別為分量電壓化c_beta的正序分量和負序分量。
[0032] 進一步的，根據所述的PA服變換模塊中，正序分量化c_pos_alf和化c_pos_beta從 兩相靜止坐標系轉換到兩相旋轉坐標系得到所述正序分量對應的D分量和Q分量，表達式如 下：
[0034] 其中，化(3_9〇3_(1為所述正序分量對應的D分量;化(3_9〇3_9為所述正序分量對應的Q分量。
[0035] 進一步的，所述的正余弦函數模塊中利用頻率誤差(161*_'與采集電壓的基準頻率 相加得到實時頻率測量值9。
[0036]本發明和現有技術相比的有益效果是：
[0037]本發明提出了基于FPGA的鎖相方法及其鎖相環，對柔性直流輸電系統上的電壓分 依次進行離散采樣、然后利用CLA服變換、正負序分量的提取、PA服變換及鑒相環節和計算 電壓相位的測量值，從而實現準確的獲取測量電壓的相位信息。本發明考慮到由于系統網 側出現某些故障是，會產生負序分量，影響鎖相環的精度，所W，對采集電壓的分量進行正 負序分量提取，并利用正序分量的計算鎖相環的電壓相位，很好的改善了鎖相環自己算的 準確度，使得鎖相環通過本發明的實現方法具有動態響應速度快，穩態誤差小等優點。
[0038] 而且，本發明采用采模塊化可視化的編程在單個FPGA硬件上實現S相軟件鎖相環 可W純硬件方式并行處理，不占用CPU資源，只要合理設計就能使系統達到很高的性能，同 時用戶可實現可視化編程，并根據需要對FPGA進行重新編程，在最短的時間內，W較低的成 本設計出自己的專用集成電路。
【附圖說明】
[0039] 圖1是本發明實施例中鎖相環的原理框圖；
[0040] 圖2是本發明實施例中CLARK變換可視化編程的邏輯框圖；
[0041 ]圖3是本發明實施例中正負序分離可視化編程的邏輯框圖；
[0042]圖4是本發明實施例中PARK變換及鑒相環節可視化編程的邏輯框圖；
[0043] 圖5是本發明實施例中正余弦函數可視化編程的邏輯框圖。
【具體實施方式】
[0044]下面結合附圖和實施例對本發明做進一步詳細的說明。
[0045] 基于FPGA的鎖相方法，本實施例中實現本發明方法的主要流程依次為:采集系統 中的網側電壓、化ARK變換、正負序分量的提取、PA服變換及鑒相環節、計算電壓相位的測量 值;具體步驟如下：
[0046]步驟(一）、采集系統中的網側電壓：
[0047] 設定程序執行步長T_step，對柔性直流輸入系統中的網側電壓進行采樣，每采樣 一次，利用計數器對1'_3*69加1，在程序任務周期Ts內完成整個程序的采樣，W保證所有功 能塊都在Ts內按照設定順序執行一次。
[004引步驟(二KCLARK變換：
[0049]如圖1所示，將采樣后的系統電壓進行CLA服變換，即按照式（1)計算，將采集的S相電壓信號轉換成兩相靜止坐標系的分量^c_alf和化c_beta，然后，按照設定的Ts進行周 期性輸出;CLA服變換表達式如下：
(1)
[0051]步驟(S)、正負序分量提取：
[0052] 如圖2所示，利用延時寄存器將通過步驟（二）中得到的兩相靜止坐標系的分量 11曰(3_日1巧日1]日(3_661日分別延時1/4基波周期電壓得到1]日(3_日1;1^_1和1]日(3_661日_1，并利用公式 (2) 實現對分量化c_alf和化c_beta的正負序分量的提取，然后，將提取的正負序分量按照 Ts進行周期性輸出；正負序分量提取的表達式如下：
(2)
[0054]其中，Uac_pos_alf和Uac_neg_alf分別為分量電壓Uac_alf的正序分量和負序分 量;^c_pos_beta和化c_neg_be化分別為分量電壓化c_beta的正序分量和負序分量。
[0055] 步驟（四）