半導體器件的輸出時序控制電路及其方法
【專利說明】半導體器件的輸出時序控制電路及其方法
[0001]相關申請的交叉引用
[0002]本申請要求2014年9月5日向韓國知識產權局提交的申請號為10_2014_0118856的韓國專利申請的優先權,其全部內容通過引用并入于此。
技術領域
[0003]各種實施例總體而言涉及一種半導體器件,更具體地,涉及一種半導體器件的輸出時序控制電路及其方法。
【背景技術】
[0004]半導體器件可以使用延遲鎖定環(DLL)。延遲鎖定環可以用于補償選通信號和時鐘信號的偏斜(skew),選通信號用于將數據輸出時序通知到數據接收器件。
[0005]而且,可以使用域交叉電路(domain crossing circuit)。域交叉電路可以用于補償由延遲鎖定環引起的時鐘域差。
[0006]然而,在延遲鎖定環的情況下,可能引起涉及電源關閉后的鎖定時間的問題。電源關閉后的鎖定時間可以是長的,并且待機模式中的電流消耗可以是大量的。
[0007]進一步地,可能存在由于布局界限(layout margin)減小而引起的問題,布局界限減小是由于延遲鎖定環和域交叉電路的電路面積的增加。
【發明內容】
[0008]在一個實施例中,半導體器件的輸出時序控制電路可以包括選通(strobe)信號發生路徑,其被配置成控制內部信號的等待時間(latency)和延遲時間。選通信號發生路徑可以產生選通信號。輸出時序控制電路可以包括第一檢測塊,其被配置成檢測選通信號和時鐘信號的相位差,并且根據檢測到的相位差來控制延遲時間。輸出時序控制電路可以包括第二檢測塊,其被配置成檢測選通信號和內部信號的等待時間差,并且根據檢測到的等待時間差來控制等待時間。可以根據由選通信號發生路徑接收到的命令的預設時序來產生內部信號。
[0009]在一個實施例中,半導體器件的輸出時序控制電路可以包括選通信號發生路徑,其被配置成響應于延遲控制信號而控制內部信號的相位。可以根據讀取命令來產生內部信號。選通信號發生路徑可以被配置成響應于讀取等待時間和等待時間補償碼而控制內部信號的等待時間,并且產生選通信號。輸出時序控制電路可以包括第一檢測塊,其被配置成檢測反饋選通信號和延遲時鐘信號的相位差,并且根據檢測到的相位差來產生延遲控制信號。輸出時序控制電路可以包括第二檢測塊,其被配置成檢測反饋選通信號和內部信號的等待時間差,并且根據檢測到的等待時間差來控制等待時間補償碼。
[0010]在一個實施例中,半導體器件的輸出時序控制方法可以包括檢測選通信號和時鐘信號的相位差。半導體器件的輸出時序控制方法可以包括根據相位差來控制選通信號的相位。半導體器件的輸出時序控制方法可以包括檢測用于補償內部信號和選通信號的等待時間差的等待時間補償碼。半導體器件的輸出時序控制方法可以包括根據等待時間補償碼來控制讀取等待時間。
【附圖說明】
[0011]圖1是圖示根據一個實施例的半導體器件的輸出時序控制電路的示例代表的框圖。
[0012]圖2是圖示圖1中所圖示的輸出使能信號發生塊的示例代表的電路圖。
[0013]圖3是圖示圖1中所圖示的第二檢測塊的配置的示例代表的框圖。
[0014]圖4是圖示圖3中所圖示的觸發單元的示例代表的電路圖。
[0015]圖5是圖4中所圖示的觸發單元的操作時序圖的示例代表。
[0016]圖6是用于幫助解釋根據一個實施例的半導體器件的輸出時序控制方法的流程圖的示例代表。
[0017]圖7是根據一個實施例的半導體器件的輸出時序控制電路的操作時序圖的示例代表。
[0018]圖8圖示使用如上關于圖1至圖7所討論的根據實施例的輸出時序控制方法的系統和/或包括如上關于圖1至圖7所討論的、根據實施例的輸出時序控制電路的系統的代表不例的框圖。
【具體實施方式】
[0019]在下文中,將在下面通過實施例的各種示例、參考附圖來描述一種半導體器件的輸出時序控制電路及其方法。
[0020]各種實施例可以針對一種半導體裝置的輸出時序控制電路及其方法,該輸出時序控制電路能夠將補償選通的偏斜所需要的時間最小化、減少電流消耗以及減小電路面積。
[0021]參考圖1,根據一個實施例的半導體裝置的輸出時序控制電路100可以包括選通信號發生路徑101、反饋路徑102以及接收器103。半導體器件的輸出時序控制電路100可以包括第一檢測塊300、第二檢測塊400以及控制塊500。
[0022]選通信號發生路徑101可以被配置成控制內部信號iCAS的等待時間和延遲時間。可以根據命令CMD來產生內部信號iCAS。選通信號發生路徑101可以產生選通信號DQS。
[0023]命令CMD可以從輸出時序控制電路或半導體裝置的外部提供,或者可以在輸出時序控制電路或半導體裝置之內內部地產生,并且可以包括讀取命令。
[0024]選通信號DQS可以是用于將數據輸出時序通知給接收數據的器件的信號。
[0025]選通信號發生路徑101可以被配置成產生選通信號DQS。選通信號DQS可以響應于內部信號iCAS、等待時間補償碼CNT以及延遲控制信號CTRL而產生。內部信號iCAS可以通過對命令CMD譯碼來產生。
[0026]選通信號發生路徑101可以包括接收器(RX) 110、命令譯碼器120以及輸出使能信號發生塊130。選通信號發生路徑101可以包括邏輯門140、中繼器150以及延遲時間控制塊160。選通信號發生路徑101可以包括多路復用塊170和發送器(TX) 180。
[0027]接收器110可以被配置成從輸出時序控制電路100外部的器件接收命令CMD。
[0028]命令譯碼器120可以被配置成根據延遲時鐘信號CLKD來譯碼通過接收器110接收到的或內部產生的命令CMD,并且產生內部信號iCAS。
[0029]輸出使能信號發生塊130可以被配置成根據讀取等待時間RL、等待時間補償碼CNT以及延遲時鐘信號CLKD來控制內部信號iCAS的等待時間,并且產生輸出使能信號OUTENo
[0030]輸出使能信號發生塊130可以被配置成基于延遲時鐘信號CLKD、通過根據讀取等待時間RL和等待時間補償碼CNT而控制的等待時間來偏移內部信號iCAS,并且將輸出使能信號0UTEN輸出。
[0031]邏輯門140可以被配置成輸出與延遲時鐘信號CLKD同步的輸出使能信號0UTEN。
[0032]中繼器150可以被配置成緩沖邏輯門140的輸出,并且輸出結果信號。
[0033]延遲時間控制塊160可以配置成根據延遲控制信號CTRL來控制已通過邏輯門140和中繼器150的輸出使能信號0UTEN的延遲時間,并且輸出結果信號。
[0034]延遲時間控制塊160可以通過控制已通過邏輯門140和中繼器150的輸出使能信號0UTEN的延遲時間來控制輸出使能信號0UTEN的相位。
[0035]多路復用塊170可以被配置成響應于延遲時間控制塊160的輸出而輸出邏輯高信號或邏輯低信號,從而產生選通信號DQS。
[0036]多路復用塊170可以輸出電源電平作為邏輯高信號(即預定電平)。多路復用塊170可以輸出接地電平作為邏輯低信號(即預定電平)。
[0037]發送器180可以通過輸出焊墊而將選通信號DQS輸出至外部。
[0038]第一檢測塊300可以被配置成檢測選通信號DQS與時鐘信號CLK之間的相位差tDQSCK(未示出),并且根據檢測到的相位差tDQSCK來控制選通信號發生路徑101的延遲時間。
[0039]選通信號DQS可以經由反饋路徑102作為反饋選通信號DQS_FB而被提供至第一檢測塊300。
[0040]時鐘信號CLK可以經由接收器103作為延遲時鐘信號CLKD而被提供至第一檢測塊 300。
[0041]第一檢測塊300可以被配置成檢測反饋選通信號DQS_FB和延遲時鐘信號CLKD的相位差。第一檢測塊300可以被配置成產生用于根據檢測到的相位差來控制選通信號發生路徑的延遲時間的延遲控制信號CTRL。
[0042]第一檢測塊300可以包括觸發器(flip-flop) 310、寄存器320以及中繼器330。
[0043]觸發器310可以被配置成基于延遲時鐘信號CLKD來儲存反饋選通信號DQS_FB的值。
[0044]寄存器320可以被配置成儲存觸發器310的輸出。寄存器320可以被配置成輸出儲存的值作為延遲控制信號CTRL。
[0045]中繼器330可以被配置成將延遲時鐘信號CLKD傳送至觸發器310。
[0046]第二檢測塊400可以被配置成檢測選通信號DQS與內部信號iCAS之間的等待時間差。第二檢測塊400可以被配置成根據檢測到的等待時間差來控