一種快速啟動的低功耗晶振電路的制作方法
【技術領域】
[0001]本發明涉及晶振時鐘領域，尤其是一種快速啟動的低功耗晶振電路。
【背景技術】
[0002]傳統的低速晶振電路的電路結構簡單且功耗低，但是晶振起振的時間一般比較長，一般在幾毫秒到十幾毫秒之間；現有電路應用中，要求系統能夠快速啟動，為了達到快速起振的效果，使用功耗較大的放大器，增大了電路的功耗；并且晶振電路結構復雜。
【發明內容】
[0003]為了解決上述技術問題，本發明的目的是提供一種快速啟動的低功耗晶振電路。
[0004]本發明所采用的技術方案是:一種快速啟動的低功耗晶振電路，包括晶振，輸入模塊，反饋模塊，檢波模塊，加速模塊，偏置模塊和輸出模塊，所述晶振與輸入模塊連接，所述輸入模塊與反饋模塊連接，所述反饋模塊與檢波模塊連接，所述檢波模塊與加速模塊連接，所述檢波模塊與輸出模塊連接，所述加速模塊與偏置模塊連接，所述偏置模塊的輸出端與輸出模塊的輸入端連接，所述輸出模塊與晶振連接，所述偏置模塊的輸出端與輸入模塊的輸入端連接。
[0005]進一步地，所述加速模塊包括第一 NM0S管、第二 NM0S管和第一電阻，所述第一NM0S管的襯底與第二 NM0S管的襯底連接，所述第一 NM0S管的源極與第二 NM0S管的漏極連接，所述第一 NM0S管的漏極與偏置模塊連接，所述第一 NM0S管的柵極與偏置模塊連接，所述第二 NM0S管的源極與第一電阻的一端連接，所述第一電阻的另一端與第二 NM0S管的柵極連接。
[0006]進一步地，所述檢波模塊為一個檢波電路，包括第三NM0S管、第四NM0S管、第五NM0S管和第六NM0S管，所述第三NM0S管的柵極與偏置模塊連接，所述第三NM0S管的柵極與第四NM0S管的柵極連接，所述第四NM0S管的柵極與第五NM0S管的柵極連接，所述第三NM0S管的源極與第二 NM0S管的柵極連接，所述第三NM0S管的源極與第六NM0S管的柵極連接，所述第三NM0S管的襯底與第四NM0S管的襯底連接，所述第四NM0S管的襯底與第五NM0S管的襯底連接，所述第三NM0S管的襯底與第六NM0S管的漏極連接，所述第三NM0S管的漏極與第四NM0S管的源極連接，所述第四NM0S管的漏極與第五NM0S管的源極連接，所述第六NM0S管的漏極與其襯底連接，所述第六NM0S管的襯底與其源極連接，所述第六NM0S管的源極與第一電阻的另一端連接。
[0007]進一步地，所述反饋模塊為一個反饋回路，包括第一電容，所述第一電容的一端與晶振的一端連接，所述第一電容的一端與第五NM0S管的源極連接，所述第一電容的另一端與晶振的另一端連接。
[0008]更進一步地，所述輸出模塊包括第一電流鏡、第二電流鏡、第七NM0S管、第八NM0S管、第九NM0S管和第十NM0S管，所述第一電流鏡的輸入端與第二電流鏡的輸入端連接，所述第一電流鏡的輸入端與偏置模塊連接，所述第一電流鏡的輸出端與第七NM0S管的漏極連接，所述第一電流鏡的輸出端與第十NMOS管的柵極連接，所述第七NMOS管的漏極與第五NMOS管的漏極連接，所述第七NMOS管的柵極與第九NMOS管的柵極連接，所述第七NMOS管的柵極與第一 NMOS管的柵極連接，所述第七NMOS管的襯底與第八NMOS管的襯底連接，所述第八NMOS管的柵極與第五NMOS管的源極連接，所述第八NMOS管的源極與其襯底連接，所述第二電流鏡的輸出端與第九NMOS管的漏極連接，所述第九NMOS管的源極與第十NMOS管的漏極連接，所述第九NMOS管的襯底與第十NMOS管的襯底連接，所述第十NMOS管的襯底與其源極連接，所述第十NMOS管的源極與第八NMOS管的源極連接。
[0009]更進一步地，所述輸入模塊包括第三電流鏡、第i^一 NM0S管和第十二 NM0S管，所述第三電流鏡的輸入端與第二電流鏡的輸入端連接，所述第三電流鏡的輸出端與第十一NM0S管的漏極連接，所述第i^一 NM0S管的漏極與其柵極連接，所述第i^一 NM0S管的柵極與第一電容的另一端連接，所述第i^一 NM0S管的源極與第十二 NM0S管的漏極連接，所述第i^一 NM0S管的襯底與第十二 NM0S管的襯底連接，所述第十二 NM0S管的襯底與其源極連接，所述第十二 NM0S管的柵極與偏置模塊連接，所述第十二 NM0S管的源極與第十NM0S管的源極連接，所述第十二 NM0S管的源極接地。
[0010]更進一步地，所述低功耗晶振電路還包括輸出整形模塊，所述輸出模塊中第九NM0S管的漏極與輸出整形模塊的輸入端連接。
[0011]本發明的有益效果是:本發明的電路結構簡單；加入了檢波模塊和加速模塊令電路的起振時間大大縮短，可加速到幾微秒即可起振；且本發明電路的正常工作電流小，且低于傳統的晶振電路的工作電流，功耗低；本發明還可以節省外部懸掛的補償電容。
【附圖說明】
[0012]下面結合附圖對本發明的【具體實施方式】作進一步說明:
圖1是本發明一種快速啟動的低功耗晶振電路的結構框圖；
圖2是本發明一種快速啟動的低功耗晶振電路的一具體實施例電路圖；
圖3是本發明一種快速啟動的低功耗晶振電路中加速模塊和檢波模塊的一具體實施例電路圖。
【具體實施方式】
[0013]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。
[0014]參考圖1、圖2和圖3，一種快速啟動的低功耗晶振電路，包括晶振Y，輸入模塊5，反饋模塊3，檢波模塊2，加速模塊1，偏置模塊和輸出模塊4，所述加速模塊1和偏置模塊為圖2中的主體回路，所述晶振Y與輸入模塊5連接，所述輸入模塊5與反饋模塊3連接，所述反饋模塊3與檢波模塊2連接，所述檢波模塊2與加速模塊1連接，所述檢波模塊2與輸出模塊4連接，所述加速模塊1與偏置模塊連接，所述偏置模塊的輸出端與輸出模塊4的輸入端連接，所述輸出模塊4與晶振Y連接，所述偏置模塊的輸出端與輸入模塊5的輸入端連接，所述偏置模塊為本發明中的晶振電路提供各種所需要的偏置電壓和偏置電流。
[0015]進一步地，參考圖2，所述輸入模塊4包括第三電流鏡13、第^^一 NM0S管Nil和第十二NM0S管N12，所述第三電流鏡13的輸入端與第二電流鏡12的輸入端連接，所述第三電流鏡13的輸出端與第i^一 NMOS管Nil的漏極連接，所述第i^一 NMOS管Nil的漏極與其柵極連接，所述第i^一 NMOS管Nil的柵極與第一電容C1的另一端連接，所述第i^一 NMOS管Nil的源極與第十二 NMOS管N12的漏極連接，所述第i^一 NM0S管Nil的襯底與第十二 NMOS管N12的襯底連接，所述第十二 NM0S管N12的襯底與其源極連接，所述第十二 NM0S管N12的柵極與偏置模塊連接，所述第十二 NM0S管N12的源極與第十NM0S管N10的源極連接，所述第十二 NM0S管N12的源極接地。
[0016]進一步地，參考圖2，所述輸出模塊4包括第一電流鏡I1、第二電流鏡12、第七NM0S管N7、第八NM0S管N8、第九NM0S管N9和第十NM0S管N10，所述第一電流鏡II的輸入端與第二電流鏡12的輸入端連接，所述第一電流鏡II的輸入端與偏置模塊連接，所述第一電流鏡II的輸出端與第七NM0S管N7的漏極連接，所述第一電流鏡II的輸出端與第十NM0S管N10的柵極連接，所述第七NM0S管N7的漏極與第五NM0S管N5的漏極(圖3中的B)連接，所述第七NM0S管N7的柵極與第九NM0S管N9的柵極連接，所述第七NM0S管N7的柵極與第一 NM0S管N1的柵極連接，所述第七NM0S管N7的襯底與第八NM0S管N8的襯底連接，所述第八NM0S管N8的柵極與第五NM0S管N5的源極連接，所述第八NM0S管N8的源極與其襯底連接，所述第二電流鏡12的輸出端與第九NM0S管N9的漏極連接，所述第九NM0S管N9的源極與第十NM0S管N10的漏極連接，所述第九NM0S管N9的襯底與第十NM0S管N10的襯底連接，所述第十NM0S管N10的襯底與其源極連接，所述第十NM0S管N10的源極與第八NM0S管N8的源極連接。
[0017]進一步地，參考圖3，所述檢波模塊2為一個檢波電路，包括第三NM0S管N3、第四NM0S管N4、第五NM0S管N5和第六NM0S管N6，所述第三NM0S管N3的柵極(A)與偏置模塊連接，所述第三NM0S管N3的柵極與第四NM0S管N4的柵極連接，所述第四NM0S管N4的柵極與第五NM0S管N5的柵極連接，所述第三NM0S管N3的源極與第二 NM0S管N2的柵極連接，所述第三NM0S管N3的源極與第六NM0S管N6的柵極連接，所述第三NM0S管N3的襯底與第四NM0S管Μ的襯底連接，所述第四NM0S管N4的襯底與第五NM0S管N5的襯底連接，所述第三NM0S管N3的襯底與第六NM0S管N6的漏極連接，所述第三NM0S管N3的漏極與第四NM0S管N4的源極連接，所述第四NM0S管N4的漏極與第五NM