被配置用于產生可變輸出電流的電流導引型數模轉換器電路的制作方法
【技術領域】
[0001]本公開總體涉及電子電路，并且更具體地涉及被配置用于產生經調節的(可變)電流輸出的電路。
【背景技術】
[0002]本領域技術人員已知其中必需單調地調節輸出電流或電壓的大量應用。這樣的應用的示例包括但不限于發光二極管(LED)調光電路以及電動機控制電路。
[0003]圖1示出了 LED調光電路10的示例。電路10被配置用于產生施加至LED串12的驅動電流Id。電路包括電流鏡電路14，該電流鏡電路14具有被配置用于接收可變受控電流Iv的輸入電路路徑，以及被配置用于在驅動節點輸處驅動電流Id的輸出電路路徑。電流鏡電路14由成對的M0SFET晶體管16和18形成。晶體管16和18的源極端子連接至參考電源節點20，并且晶體管16和18的柵極端子耦合在一起。晶體管16的源極-漏極路徑限定了電流鏡電路14的被配置用于接收可變電流Iv的輸入電路路徑，并且晶體管18的源極-漏極路徑限定了電流鏡電路14的耦合至驅動節點并且被配置用于提供驅動電流Id的輸出電流路徑。提供差分放大器22以控制由電流鏡電路14執行的電流鏡像操作的精度。放大器22的非反相輸入(+)連接至晶體管16的漏極端子，并且放大器的反相輸入(_)連接至晶體管18的漏極端子。放大器22的輸出連接至晶體管16和18的共同連接的柵極端子。
[0004]可變受控電流Iv由電流源電路30產生。電流源電路30接收參考電流Iref，并且產生作為參考電流Iref和控制輸入Cv (其中控制輸入Cv規定了在Iref和Iv之間取決于輸入Cv的成比例函數關系)的函數的可變受控電流Iv。可變電流Iv因此響應于控制輸入Cv的改變而變化，并且結果通過電流鏡像功能，驅動電流Id也響應于輸入Cv而改變。驅動電流Id響應于控制輸入Cv的改變的這一變化引起了從LED串12輸出的光的變化。通過改變控制輸入Cv，提供了對由LED串12產生的光進行的調節。
[0005]在調光操作中重要的是，在控制輸入Cv的變化和可變受控電流Iv的變化之間存在單調關系。因此在該領域中存在對于能夠確保提供這種單調關系的電流源電路的需求。
【發明內容】
[0006]在實施例中，電路包括:輸入節點；輸出節點；電流鏡電路，包括耦合至輸入節點的輸入晶體管，以及耦合至輸入晶體管的多個輸出晶體管；多個控制晶體管，每個控制晶體管與所述多個輸出晶體管中的一個輸出晶體管串聯耦合，多個控制晶體管耦合至輸出節點；以及譯碼器電路，具有被配置用于接收控制信號的輸入，以及耦合至控制晶體管的對應控制端子的多個輸出；其中，所述譯碼器電路被配置用于對控制信號譯碼并且響應于控制信號而選擇性地激勵控制晶體管。
[0007]在實施例中，電路包括:被配置用于接收參考電流的輸入節點；電流鏡電路，具有被配置用于接收所述參考電流的輸入電路路徑，并且進一步具有多個輸出電路路徑；多個控制晶體管，每個控制晶體管與所述輸出電路路徑中的一個輸出電路路徑串聯耦合，多個控制晶體管耦合至輸出節點；以及譯碼器電路，具有被配置用于接收可變控制信號的輸入，以及具有耦合至控制晶體管的對應控制端子的多個輸出，其中所述譯碼器電路被配置用于將可變控制信號的幅度轉換為將要被激勵的控制晶體管的數目，并且進一步在所述多個輸出處產生激勵信號以選擇性地激勵所述數目的控制晶體管以便響應于所述可變控制信號而在所述輸出節點處產生單調地經調節的可變電流。
[0008]在實施例中，方法包括:接收參考電流；對參考電流進行鏡像以產生多個鏡像電流；接收可變控制信號；將可變控制信號的幅度轉換為多個激勵信號；以及選擇鏡像電流用于求和的輸出以響應于所述激勵信號而產生可變電流。
【附圖說明】
[0009]為了更完整理解本公開及其優點，現在結合附圖參考以下說明書，其中:
[0010]圖1是用于LED調光電路的電路圖；
[0011]圖2是電流導引型數模轉換器電路的電路圖；
[0012]圖3是電流導引型數模轉換器電路的電路圖；
[0013]圖4是電流導引型數模轉換器電路的電路圖；以及
[0014]圖5是用于溫度計譯碼器電路的示例的電路圖。
【具體實施方式】
[0015]現在參考附圖2，其示出了電流導引型數模轉換器電路100的電路圖。電路100可以例如用作電流源電路(諸如用于圖1的電路30中)。電路100包括被配置用于接收參考電流Iref的輸入節點102。輸入節點102連接至電流鏡電路104的輸入電路路徑，其中輸入電路路徑由輸入M0SFET晶體管106的源極-漏極路徑形成。輸入晶體管106的源極端子連接至參考電源節點107，并且輸入晶體管106的漏極端子連接至輸入節點102。輸入晶體管106的漏極端子進一步以用于電流鏡電路的輸入晶體管的二極管接法電路配置而連接至輸入晶體管106的柵極端子。電路100進一步包括被配置用于產生可變受控電流Iv的輸出節點108。輸出節點連接至電流鏡電路104的多個(2n-l)輸出電路路徑。2n-l個輸出電路路徑的每一個由輸出M0SFET晶體管110⑴至110 (2n_l)以及對應的M0SFET控制晶體管112(1)至112(2n-l)的源極-漏極路徑的串聯連接而形成。對于晶體管106和110的器件比例可以由電路設計者設置。在簡單實施方式中，比例可以是1: 1。然而實際上，t匕例可以替代地包括4: 1、8: 1等等，以便于改進布局匹配。輸出晶體管110的源極端子連接至參考電源節點107，并且輸出晶體管110的漏極端子通過對應的控制晶體管112而連接至輸出節點108。輸出晶體管110的柵極端子連接至輸入晶體管106的柵極端子以支持電流鏡電路104配置。每個控制晶體管112的源極端子連接至用于輸出電路路徑的對應輸出晶體管110的漏極端子，以及控制晶體管112的漏極端子連接至輸出節點108。電路100進一步包括被配置用于接收控制輸入Cv信號的譯碼器電路120。在實施例中，控制輸入Cv由η-位數字信號形成，其中譯碼器電路120用作二進制至溫度計譯碼器以對η位Cv控制輸入譯碼并且產生包括信號122(1)至122(2n-l)的2n_l位柵極控制輸出。信號122(1)至122(2n-l)為了應用而連接MOSFET控制晶體管122(1)至122(2n)的柵極端子，并且因此控制了是否導通或關斷晶體管112。如此方式，晶體管112用作開關電路以響應于已譯碼控制輸入Cv而選擇性將輸出電路路徑連接至輸出節點108。
[0016]輸入和輸出節點102和108在其中電路100被制造為集成電路器件的實施方式中可以包括集成電路的焊盤或管腳。
[0017]在實施方式的一個非限定性示例中，η = 3并且因此2η_1 = 7，因此電路100將包括電流鏡電路104的七個輸出電路路徑，其中響應于對三位Cv輸入譯碼而選擇性激勵七個控制晶體管112(1)至112(7)。這可以通過參考示例更好地理解。因此，如果3位控制輸入Cv是< 011 > (也即輸入具有“三”的幅度)，則2n-l位柵極控制輸出是< 000_0111 >，并且三個控制晶體管112(1)、112(2)和112(3)將由從譯碼器電路120輸出的邏輯高信號122所激勵。相反地，如果3位控制輸入Cv是< 101 > (也即輸入具有“五”的幅度)，則2n-l位柵極控制輸出是<001_1111 >，并且五個控制晶體管112(1)、112(2)、112(3)、112(4)和112(5)將由從譯碼器電路120輸出的邏輯高信號122所激勵。
[0018]以上對于η = 3的參考僅是示例性的。在實施方式中，η = 9。應該理解的是，η可以是任何選定的整數數值，取決于用于控制電流Iv變化的所需粒度。
[0019]盡管譯碼器電路120被實施為數字譯碼器，但是應該理解的是，備選實施方式可以利用被配置用于接收模擬控制輸入Cv的譯碼器，其中譯碼器電路120操作用于將模擬輸入信號的幅度轉換為信號122(1)至122(2n-l)并且因此以類似于前述數字示例完成的方式而基于幅度選擇性激勵控制晶體管112(1)至112 (2n)。
[0020]在一個實施例中，電路100操作如下:接收參考電流Iref，并且對參考電流Iref進行鏡像以在每個輸出晶體管110處產生多個鏡像電流。譯碼器電路120接收控制信號Cv并且將控制信號的幅度轉換為多個激勵信號。激勵信號具有有效或者無效狀態。具有有效狀態的激勵信號的數目對應于控制信號Cv的幅度。因此，具有“五”的相對幅度的控制信號將由電路120譯碼以產生處于邏輯高(有效)狀態的“五”個激勵信號。處于有效狀態的激勵信號引起它們對應的控制晶體管112在開關操作下導通以將對應的鏡像電流傳送至輸出節點108。輸出節點108用作電流求和節點以產生輸出可變電流Iv。輸出可變電流Iv因此等于通過從譯碼器電路輸出的激勵信號的有效狀態而選擇的鏡像電流的總和。輸出可變電流Iv響應于控制信號Cv而單調地調節。
[0021 ] 現在參考圖3，其示出了電流導引型數模轉換器電路200的電路圖。電路200可以例如用作電流源電路(諸如用于圖1的電路30中)。附圖3中相同的附圖標記涉及圖2中相同或者類似部分。
[0022]圖3的電路200不同于圖2的電路100之處在于，圖3的電路200包括共源共柵電路202。共源共柵操作支持匹配。為了使得兩個相同的NM0S器件具有相同的漏極電流，NM0S器件的所有三個端子應該處于相同電勢。在圖2中，晶體管106和110(1)具有相同的柵極和源極電壓，但是漏極電壓可以不同。因為晶體管110(1)的有限輸出阻抗，其漏極電流可以因此不同于晶體管106。圖3的電路通過使用共源共柵電路202解決了該問題。共源共柵電路202包括連接至電流鏡電路104的輸入電路路徑的輸入MOSFET共源共柵晶體管206。特別地，晶體管106和206的源極-漏極路徑串聯連接。晶體管206的源極端子連接至晶體管106的漏極端子，并且晶體管206的漏極端子連接至輸入節點102。晶體管206的漏極端子也連接至晶體管206的柵極端子以提供二極管接法布置。2n-l個輸出電路路徑的每個由輸出晶體管110(1)至110(2n-l)、輸出MOSFET共源共柵晶體管210(1)至210(2n-l)以及控